EE直播间
更多
文章
首页 我的博文
用户1527113 2014-8-25 23:52
锁相环典范 ADF4106 Datasheet 研究 ————相噪、杂散指标研究
Refer 输入 ADF4106 的 Refer 要求不严,正弦波方波都可以通吃(不过考虑到防止误计数,还是建议选择正弦波),输入是高阻抗,而且 ...
用户1527113 2014-8-10 19:17
锁相环典范 ADF4106 Datasheet 研究 ———— 脉冲吞没式计数器
脉冲吞没式分频器 脉冲吞没式分频器(即预分频为 P/P+1 ),有优点, 在于它不损耗分辨率 针对我们的普通 PLL 器件是工作在数百兆的频率 ...
用户1527113 2010-12-26 11:50
Verilog中的任务与函数(转)
任务和函数有助于简化程序,有点类似与Fortran语言的subroutine和function。 任务和函数的共同点: 1.任务和函数必须在模块内定义,其作用范围仅适用于该模 ...
用户1527113 2010-12-26 10:06
谈谈我对阻塞与非阻塞赋值的看法(一些新手应该注意的问题)
这是在ouravr首发的。。(PS:EDN的图片上传实在是。。。所以先发别处。。) 阻塞赋值,非阻塞赋值,说实话,我刚开始也搞了好久,感觉不能深度把握,还有就是 ...
用户1527113 2010-12-22 10:31
不收费的钢琴教师
这是我在爱折腾上面翻译的一篇文章,爱折腾网址见下方   爱折腾网址 http://www.izheteng.com/diy/midi-piano-instructor.html   原文网址 ...
用户1527113 2010-12-14 20:58
PCI板卡调试二(驱动,EEProm)
焊完了所有的元件,不容易啊,基本都是0603的元件,头昏眼花的。   洗干净板子,然后开始检查,先检查电源是否和地线短路,我可不想一插电脑上就烧电脑主 ...
用户1527113 2010-12-12 20:54
FPGA中的时钟使能(转)
  时钟使能电路是同步设计的基本电路。在很多设计中,虽然内部不同模块的处理速度不同,但由于这些时钟是同源的,可以将它们转化为单一时钟处理。在ASIC中可以 ...
用户1527113 2010-12-12 16:54
影响FPGA设计中时钟因素的探讨(建立与保持时间 写的很好)
时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在 时钟 的跳变沿上进行, 这就要求 时钟 信号时延差要非常小, 否则就可能造成时序逻辑状态 ...
用户1527113 2010-12-8 20:58
PCI板卡调试一(焊接,有源晶振)
许久不焊贴片,这次的板子大量使用0603的电阻电容。。。还有0603的贴片排阻,类似QFN封装。。   第一遍基本焊完,用万用表测试,发现3.3V与地短路了,仔细 ...
用户1527113 2010-12-4 21:57
关于PCM2706晶振不振的问题
很久以前做过PCM2706的声卡,不过是单芯片的,虽然拿示波器看了看,最后输出的高频噪声很小,但是受到网上其他人的方案怂恿,加之实验室刚好可以试验制版,所 ...
用户1527113 2010-12-3 19:39
Microsoft Vision 真的相当好用
用它来画系统图,真的是相当方便, 才知道,原来在上面工具栏里面直接就有箭头,连线,很方便,不用从模版里面找四不像了。。。   还能改变线条粗细,颜 ...
用户1527113 2010-11-30 22:11
我开通博客了
RT
关闭 站长推荐上一条 /3 下一条