用户1542249
2010-5-14 14:38
向量文件
最近在学习DSP,第一次看C语言写的程序,发现在向量文件中,所有的中断都由一个矢量.vectors定义地址,而我以前看的程序,各个中断都有自己的矢 ...
用户1542249
2010-4-29 09:21
Modelsim ae 仿真
http://cpld-fpga.spaces.live.com/blog/cns!703E7ADBB8F98B40!336.entry 仿真验证是CPLD/FPGA设计中的重要一环,QuartusII软件本身带有仿真功能,但是无法 ...
用户1542249
2010-4-28 22:35
扰码规划
http://www.mscbsc.com/askpro/question.php?qid=5382 移动通信网 答:WCDMA扰码的作用: WCDMA 系统中的扰码规划类似于 GSM 系统 ...
用户1542249
2010-4-27 10:40
W-CDMA、cdma2000和TD-SCDMA技术比较
W-CDMA cdma2000 TD-SCDMA 信道带宽 5/10/20 MHz 1.25/5/10/15/20 MHz 1.2 MHz Chip速率 N×3.84 Mc ...
用户1542249
2010-4-15 16:49
频带利用率
频带利用率的概念:所传输的信息速率与 系统 带宽之比值,单位为bit/s/Hz 1) 在部分响应系统中的相关编码不是指卷积编码之类的纠错码。纠错码属于信道编码 (英 ...
用户1542249
2010-4-13 09:29
verilog 书写规范
来源: http://bbs.ednchina.com/ShowTopic.aspx?id=75905 2.5.1 信号命名规则 信号命名规则在团队开发中占据着重要地位,统一、有序的命名能大幅减少设 ...
用户1542249
2010-4-12 17:18
扰码概念
来源: http://www.mscbsc.com/askpro/question2908 扰码 就是就是用一个伪随机码序列对扩频码进行相乘,对信号进行加密。上行链路物理信道加扰的作用是区 ...
用户1542249
2010-4-2 17:10
一片学习嵌入式的好文章
最近看到一篇学习嵌入式的好文章,跟大家分享,来源于: http://bbs.ednchina.com/showtopic.aspx?id=7596 我的嵌入式之路 前言 这个题目很大,给人一 ...
用户1542249
2010-4-2 17:09
由QSF生成SDC
来源: http://blog.ednchina.com/riple/138886/message.aspx QSF是Quartus Settings File的缩写,包含了一个Quartus工程的所有约束,包括工程信息、器件信 ...
用户1542249
2010-4-1 21:36
可综合的Verilog FIFO模块设计及源码
This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value o ...
用户1542249
2010-4-1 17:06
同一个always中不要对同一个变量赋值
在同一个变量中,不要对同一个变量赋值,如果对同一变量多次赋值,那么它只执行最后一次赋值操作。 module test(clk,datain,dataout); input clk; input ...
用户1542249
2010-3-23 12:27
比较运算符
用比较运算符时,当比较的数存在负数(即有符号数时),要把比较的变量变成有符号数。 module cmp(a,clk,count); input clk; input signed a; ...
用户1542249
2010-3-19 17:32
如何延迟数据
利用D触发器、移位寄存器或计数器来实现延迟。延迟时间的长短可通过设置D触发器或移位寄存器以及计数器周期来调整,而延迟的时间分辨率则由高速时钟的周期来决定 ...
用户1542249
2010-3-19 17:30
多时钟系时钟同步
用户1542249
2010-3-18 10:50
*.pof和*.sof
来源: http://blog.sina.com.cn/s/blog_5017df360100dbgg.html sof和pof Altera公司的Quartus II开发工具可以生成多种配置或编译文 ...
关闭
站长推荐
/3