ash_riple的文章-第11页-面包板社区

 

文章

ash_riple_768180695 2008-10-22 06:10: 海外捉虫记—不会开车，寸步难行; 看了太多的Friends和Sex and City，看惯了室内戏、看惯了出门就打车，忘了美国是一个车轮上的国家。在硅谷这一带，没有汽车，真是寸步难行。总求人，自己也 ...; 3319 3 0 3

ash_riple_768180695 2008-10-20 22:44: 海外捉虫记—从显而易见处入手; 正向解决还是逆向解决？逆向可能更快。着手解决前，一定要考虑一下方案。如果有逆向解决的思路，不妨先试试。 ...; 2698 2 0 2

ash_riple_768180695 2008-10-20 12:25: 海外捉虫记—缓存一致性问题; D触发器和双端口RAM都存在这样的问题。; 3361 2 0 2

ash_riple_768180695 2008-10-20 11:32: 海外捉虫记—控制通路接口，还是软件多做些工作好; 软件灵活得多，而且修改不会引入时序问题。对于控制通路这样的高抽象层次模块来说，软件更容易直接修改。在控制通路上，不妨给软件多留些工作。不是为了偷懒 ...; 3612 1 0 1

ash_riple_768180695 2008-10-7 18:53: 编码越少，支持越多?; 软硬件功能划分是现在的嵌入式系统设计中很常见也很关键的一个步骤。在MCU+FPGA的系统架构中，对配置灵活性要求高的功能用MCU来实现，对实时性有硬性要求的功能 ...; 3765 10 1 11

ash_riple_768180695 2008-10-4 01:00: Simulink HDL Coder——基于模型的FPGA设计; 总有一天，FPGA设计将不再是硬件工程师的专利，最优HDL编码的规律将会嵌入到EDA工具之中，FPGA设计输入的抽象层次将会提升到系统级。 Simulink HDL Coder就是 ...; 6733 6 1 7

ash_riple_768180695 2008-10-1 23:22: 学习Tcl（七）——qSlave和qMaster; qSlave其实是Server，而qMaster是Client。这是Quartus II自带的简单分布式编译工具中的两个Tcl软件包：::quartus::qMaster 和 ::quartus::qSlave。这组Tcl ...; 4247 2 2 4

ash_riple_768180695 2008-9-4 23:47: 科幻题材：未来的光子世界; 边听Jamey Johnson的Country Song，边看着Kevin Morris的FPGA Journal，在北京时间23:00，很容易想入非非。在不是太远的未来，人类社会的主要能量来源将会是 ...; 3354 8 0 5

ash_riple_768180695 2008-8-28 22:00: DSE—Design Space Explorer，FPGA后端设计自动化; 最近一段时间迷上了设计自动化。我用Tcl设计的几个仿真、调试自动化工具已经在我们最近的项目中得到了成功应用。虽然开发这些工具用了一些时间，但是这些工具可 ...; 9162 12 1 10

ash_riple_768180695 2008-8-21 20:43: 《体育颂》（Ode to Sport）; 啊,体育, 天神的欢娱,生命的动力。你淬然降临在灰蒙蒙的林间空地, 受难者激动不已。你像是容光焕发的使者, 向暮年人微笑致意。你像高山之巅出现的晨曦。照 ...; 3686 6 0 5

ash_riple_768180695 2008-8-20 21:25: 学习Tcl（六）——串口操作; 在当前的工作中，我们通过串口向U-BOOT发送命令，通过md、mw命令读写CPU的外部总线实现对FPGA的参数配置。我们遇到的问题是：如何简便快捷地向U-BOOT传递大量的 ...; 6782 8 6 12

ash_riple_768180695 2008-8-11 20:59: 从AVM Seminar学习仿真过程自动化; 在Aldec的 AVM Seminar 中，我最感兴趣的是AVMS VI-04 - Automating Testbench Tasks with Tcl。这个Seminar讨论的内容和我当前的工作重点是重合的。研讨会 ...; 4599 5 4 7

ash_riple_768180695 2008-7-27 22:25: TimeQuest就一定要搞定——看懂时序波形图; 时序分析和时序约束在很多朋友看来是FPGA设计中的“高级”技术，是可以“明天再学”的功课。想一想，我们设计的每一个正确运行的数字电路在每一个ps内都正在我 ...; 6656 6 7 12

ash_riple_768180695 2008-7-24 22:34: TimeQuest就一定要搞定——图解Multicycle Path时序余量计算（未完待续）; 在上一篇关于TimeQuest的文章中，我引用了Quartus II自带的一个示例。这个示例很有代表性——两个相位关系固定的时钟域、标准同步设计、复杂组合逻辑路径、调用 ...; 8536 7 0 6

ash_riple_768180695 2008-7-24 22:18: TimeQuest就一定要搞定——由QSF生成SDC; QSF是Quartus Settings File的缩写，包含了一个Quartus工程的所有约束，包括工程信息、器件信息、引脚约束、编译约束和用于Classic Timing Analyzer的时序约束 ...; 9034 7 2 7

1 ... 7 8 9 101112 13 14 15 ... 18 / 18 页下一页

关闭站长推荐

上一条

/3

下一条