ash_riple的文章-第15页-面包板社区

 

文章

ash_riple_768180695 2007-9-2 21:44: 什么是“高级验证方法学”？; A functional verification methodology supports the art and science of verifying electronic systems. Specifically, the AVM is a methodology to build ...; 5968 6 0 6

ash_riple_768180695 2007-9-2 21:14: 不打“星际”好多年; 今晚看了一场电子竞技“直播”， LX vs PJ ，神族对神族，LX获胜。最初听说“电子竞技”这个名词时，还以为是“电子大赛”之类的名堂，毕竟参 ...; 5014 10 0 10

ash_riple_768180695 2007-8-31 21:28: 《高级验证方法学》（AVM Cookbook）中文版首“发”; 今天去参观了EDA Tech Forum——Mentor Graphics一年一度的技术论坛。 riple 一大早赶到了亚运村，还不到8点半，已经有近百人在排队 ...; 6401 3 5 8

ash_riple_768180695 2007-8-24 21:37: 是时候学习SystemVerilog了; 是时候学习 SystemVerilog 了 ?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" / 1/19/2006 Global Design ...; 5729 7 5 12

ash_riple_768180695 2007-8-22 22:21: 跨越鸿沟——异步信号的跨时钟域处理; 前些天在网上查找资料时，找到了一篇 EDN杂志2003年7月号上的文章： Crossing the abyss: asynchronous signals in a synchronous world 。这篇文章是E ...; 7450 8 2 10

ash_riple_768180695 2007-8-22 20:06: FPGA时序问题一例——电磁干扰和引脚驱动电流约束; 一、出问题的接口电路介绍 riple 在该例中，与FPGA连接的是一颗协议转换芯片，该芯片把并行ATA协议转换为串行ATA协议，FPGA驱动该芯片的并 ...; 10448 8 4 12

ash_riple_768180695 2007-8-14 23:07: FPGA时序问题一例——异步接口和毛刺敏感电路保护; 一、出问题的异步接口介绍 riple 下图是主机（PC机）以MDMA的方式访问IDE硬盘设备的时序图，这里采用FPGA设计的是设备端的接口。 ripl ...; 7908 5 9 14

ash_riple_768180695 2007-8-8 07:29: FPGA时序问题一例——同步接口和输出寄存器布局位置约束; 一、出问题的同步接口介绍 riple 下图是一个芯片的同步接口时序图，这里给出的是向芯片寄存器写入数据的时序图。 riple ...; 8273 6 9 15

ash_riple_768180695 2007-8-6 16:29: “你好，时序问题，好久不见啊！”; 一直以来，我都认为时序问题很难解决。原因有四：一是时序问题神出鬼没，可重现性差；二是调试时序问题缺乏有效的工具，定位难；三是有的时序问题很难解 ...; 6106 4 2 6

ash_riple_768180695 2007-7-30 22:24: Avalon-Microsequencer简单汇编器的实现方案; 在前面的日志里，我介绍了Avalon-Microsequencer这一简单的CPU，还介绍了用Virtual JTAG实现的Avalon-MM总线主控制器。 riple 这两 ...; 5915 5 0 5

ash_riple_768180695 2007-7-30 21:17: Avalon-MM总线传输方式特点归纳; Avalon-MM总线共有Fundamental、Pipelined、Flow Control、Burst、Tristate五种传输方式。在文档中，对这五种传输方式分别给予了详细的介绍，但是文档中 ...; 7377 6 1 7

ash_riple_768180695 2007-7-23 22:43: Avalon-MM总线上的vjtag master总线调试工具; 想了很久，昨天终于做成了——Avalon-MM总线上的vjtag master。 riple Virtual JTAG可以很方便地用来向FPGA的内部逻辑输入激励 ...; 6709 7 6 11

ash_riple_768180695 2007-7-15 23:03: Avalon_Microsequencer结构浅析; 1. Avalon_Microsequencer（以下简称为Avalon_us）没有寄存器堆（Register File），仅有一个32位的数据寄存器（DATA_REG ）； riple ...; 5892 8 0 3

ash_riple_768180695 2007-7-14 21:36: Avalon_Microsequencer初步调试成功; 前些天在Altera的参考设计中发现了一个好东西： Avalon_Microsequencer 。这是一个SOPC Builder模块，实现了Avalon-MM总线上主设备的功能，可以通过编辑 ...; 5347 9 5 11

ash_riple_768180695 2007-7-10 21:21: Magafunction的用法; As design complexities increase, use of vendor-specific intellectual property (IP) blocks has become a common design methodology. Altera provides par ...; 7059 9 3 6

1 ... 10 11 12 13 141516 17 18 / 18 页下一页

关闭站长推荐

上一条

/2

下一条