文章
首页 我的博文
用户63399 2006-11-10 18:41
北航夏宇闻verilog讲稿ppt
用户63399 2006-11-5 21:11
QUARTUSII6.0中文手册
用户63399 2006-11-3 09:54
FPGA设计流程
用户63399 2006-11-2 10:54
synplify的使用手册
用户63399 2006-11-2 10:04
synplify,ISE,ModelSim后仿真流程(转)
用户63399 2006-10-31 19:24
简化的RISCCPU设计简介
用户63399 2006-10-29 21:06
利用modelsim分析设计
用户63399 2006-10-27 18:00
ModelSimSE5.8c指南
用户63399 2006-10-26 19:23
verilog学习网站
http://www.asic-world.com/verilog/
用户63399 2006-10-26 16:26
Modelsim5.6简明教程
用户63399 2006-10-25 21:40
过程赋值连续赋值过程性连续赋值
用户63399 2006-10-25 20:32
Modelsim百问第二章
用户63399 2006-10-25 20:31
Modelsim百问第一章
用户63399 2006-10-24 15:28
#0延迟
     内部赋值延时是0 (#0) 和无内部赋值延时并不一样,它和没有延时的非阻塞性赋值也不一样,#0 表示在当前所有挂起的事件赋值完成后但在非阻塞性赋值进行前 ...
用户63399 2006-10-24 15:16
$strobe$monitor$display
$strobe: 当该时刻的所有事件处理完后,在这个时间步的结尾打印一行格式化的文本, 语法 $strobe( Argument,...); $fstrobe( Mcd, Argument,...); Mcd = Ex ...
关闭 站长推荐上一条 /3 下一条