主要运用Quartus 5.1 软件开发平台，利用VHDL 语言编程和仿真，基于Altera 公司MAXⅡ系列CPLD 芯片EPM1270T144C5 实现了硬件六十进制压缩BCD 码加减运算功能。将设计的CPLD 电路应用到光电编码器电路中，实现光电编码器的快速运算，提升了位置检测系统的动态性能指标。详细介绍了电路的原理、设计思路和软件设计，分析了目前设计中的不足之处，提出了部分改进建议。