一、数字电路整理的两个阶段 电路整理是指从平面化电路到层次化电路的过程。 对于数字电路的整理通常可以分为两个阶段： 第一阶段是从门级电路到寄存器级电路，此环节是把所有的寄存器、计数器、时钟树、测试链、存储模块译码器等基本模块整理清楚，同时还会把主要数据流向分析清楚。寄存器级整理芯片电路整理分析的必要环节，主要利用电路结构分析知识，与芯片应用领域知识基 本无关，因此，其技术难度并不高，但是寄存器级电路整理的工作量通常很大，并且工作量随着芯片规模的增大而加速增加，当规模达到百万门级以上时，电路整理已变得几乎不太可能。 第二阶段是从整理后的寄存器级电路到用户所需要的层次化电路。第二阶段的工作量一般不会很大，但技术难度较高。由于电路整理的具体应用不同，第二阶段的整理结果也呈现不同的形式。例如：如果是芯片仿制，电路整理的结果只要满足电路仿真验证的需要即可， 因此第二阶段的整理工作就是划分电路功能模块。