提出了一种基于UCOS和UCGUI的数字存储示波器的软件时序逻辑状态机实现技术, 硬件上采用FPGA+ARM的结构, 充分利用FPGA在逻辑控制、高速信号采集方面的优势, 以及ARM核心在LCD波形刷新、人机接口以及通信协议处理的灵活性, 在提高系统整体性能和可靠性的同时简化了系统的软件和硬件结构。
