为解决基于FPGA的图像压缩系统中图像接收端速率与图像处理速率不匹配的矛盾，设计一种SDRAM控制器作为数据缓存器。作为一种大容量、高速率的存储器，SDRAM有着很广泛的应用。本文介绍了SDRAM控制器的系统结构、工作原理和工作时序。从应用需求出发，设计了SDRAM控制器的工作状态机，采用了高效的突发读操作与突发写操作，为了简化状态机工作流程，使用了自动化的初始化、自刷新、状态跳转操作。该SDRAM控制器完成了仿真验证，系统占用资源小，数据读写处理实时，综合可靠性高，通用性强，有良好的应用价值。