资料
  • 资料
  • 专题
由SPICE网络表生成Allegro设计子电路
推荐星级:
时间:2019-12-28
大小:928.75KB
阅读数:342
上传用户:givh79_163.com
查看他发布的资源
下载次数
0
所需E币
4
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
本文详细介绍了由SPICE网络表生成Allegro设计子电路的相关问题。 Application Note 1613 Author: Don LaFontaine From SPICE Netlist to Allegro Design Sub-circuit Introduction Intersil provides a SPICE model for all our new precision Opamps. The SPICE model netlist is included in the data sheet, along with simulation vs characterization curves. Reference application note AN1556 for details on the making of the SPICE models. This application note will walk the user through the process of taking the netlist from the data sheet and creating a sub-circuit to drop into a Cadence Allegro Design simulator. Copying the SPICE N……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书