针对IEEE-754标准浮点指数运算的要求,通过对现有的几种指数运算硬件实现方法的分析,结合牛顿迭代原理推导出一种新的按指数速度收敛的算法,并用Verilog HDL语言实现了一个精度为56位的指数运算单元.该算法通过查表和乘法来实现迭代操作,并通过增加迭代次数来降低查找表的大小.所实现的运算单元采用九级流水线结构,工作频率可以达到200MHz. 一种基于牛顿迭代的 快速收敛指数算法的设计与实现 何星１一，陈双燕１一，张铁军１，王东辉１，侯朝焕１ （１．中国科学院声学研究所，北京１０００８０；２．中国科学院研究生院，北京１０００３９） 摘要：针对ＩＥＥＥ一７５４标准浮点指数运算的要求，通过对现有的几种指数运算硬件实现方法的 分析，结合牛顿迭代原理推导出一种新的按指数速度收敛的算法，并用Ｖｅｒｉｌｏｇ ＨＤＬ语言实现了一个 精度为５６位的指数运算单元。该算法通过查表和乘法来实现迭代操作，并通过增加迭代次数来降低 查找表的大小。所实现的运算单元采用九级流水线结构，工作频率可以达到２００ＭＨｚ。 关键词：指数运算牛顿迭代查表浮点 随着１９８５年ＩＥＥＥ一７５４单／双精度浮点数标准的制 于双精度的数据来说，完成运算需要五十多次迭代。其 定【１】，在数字表示范围显著扩大的同时，数学运算的精 迭代公式为： 度和复杂度也越来越高。由于加法、乘法等基本运算的 ｆ瓤＋ｌ＿藏一ｌｎ（１＋ｓｉ２“） … 出现几率很高，所以基本上都是采用硬件实现的；而像 ……