为实现信号采集中峰值检测，改进峰值检测电路的指标，提高峰值检测电路的速度，捕捉更窄的毛刺信号，使用VHDL语言来编写程序，设计了一种基于FPGA的峰值检测电路。采用串并转换的思想，先把采集到的数据做串并转换以降低速度，并使用流水线技术，提高了电路的工作速度，实现了峰值检测的功能。该电路在实际项目中得到了验证，能捕获2．5ns以上的毛刺信号，可广泛用于数字存储示波器中。……