HSPICE信号完整性应用举例中国 PCB 技术网 网址：http://www.pcbtech.net 电邮：pcbtech@pcbtech.net HSPICE 信号完整性应用举例 （作者：19245068 Email：hht200309@163.com 欢迎交流） 在用HSPICE分析高速数字信号完整性过程中，一般把整个电路分成很多部 分写成子电路或整理成库，需要这样做的包括，数据产生器、缓冲器、传输线、 封装模型和连接器等等。如下图所示： 而最主要的就是两个部分，其一是 IBIS 模型（.ibs 文件，可以表示缓冲器 及其内部封装寄生参数部分） ， 其二是 S 参数模型 （.snp 文件， 可以表示传输线、 封装、连接器等等部分） ，本文将先介绍 HSPICE 关于 IBIS 的应用，然后介绍 其关于 IBIS 模型和 S 参数混合仿真的例子。 （1）假如有下面一拓扑结构有待仿真（IBIS 应用例子） ： 如图所示，每根传输线的特性阻抗为 50 欧，延迟为 0.5ns，每段负载电容 为 8pf，IBIS 文件采用 mysimple_buffer.ibs，模型采用 special_IO，类型为 output buffer（见附录） ，下面只用 SQ signal explorer 和 HSPICE 来进行仿真。 ① SQ signal explorer 其拓扑结构图如下： ==专注 PCB 行业== -1- 中国 PCB 技术网 网址：http://www.pcbtech.net 电邮：pcbtech@pcbtech.net 其仿真波形如下： ② HSPICE 仿真网表如下： * IBIS Buffer Test .option post .tran 0.01n 50n vin in 0 pulse(0V 5V 0n 1n 1n 8n 20n) x1 in out bufferhh……