资料
  • 资料
  • 专题
PCB layout建议书
推荐星级:
类别: 消费电子
时间:2020-01-10
大小:230.18KB
阅读数:122
上传用户:givh79_163.com
查看他发布的资源
下载次数
0
所需E币
3
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
PCB layout建议书PCB LAYOUT 建议书 TESTABILITY SMT 实装电路板可测性的设计参考 对电路板可测要求 SMT 的基板测试要求比传统元件的要求更加严格 1. 被动零件的体积大小 且无引线 的 IC 引脚代替 100 mil 其原因如下 2. SMT 的半导体用大量的 50 mil 甚至更小 3. 单位面积内的零件密度增加 使零件放置的更紧密 且大量地采用两面粘着零件 4. 缺乏可提供测试的途径 不如传统的生产方式能自动地在焊接面 SOLDER SIDE 提供测试的途 径 因此在基板设计 电路设计未完成以前 就应该考虑到可测试性 TESTABILITY 性 PRODUCTABILITY 可测试必须在产品发展早期阶段就考虑到 也要虑到可生产 如依照可测试性的设计要求 电路板将保证其测试性 但偏移了设计参考指引或没考虑到测试性 虽 不会妨碍生产 但一定会造成 1. 增加故障修理的时间 2. 提供不可靠的测试性 3. 低度的测试率 或较差的测试应用 4. 使用令人不满意的替代测试方法 最后的结果是增加生产费用及较低的效益 但增加的成本不能转嫁到消费者身上 公司的竞争力将会衰 退 此设计参考目的是提供讯息给基板设计者 同时也可沿用到表面粘着技术上的针床制作 希望提供对测 试性的保证及 FUNCTIONAL 或 IN-CIRCUIT 测试方法之最小限度的规则 对可测试性的考虑 可分为两个 方向讨论 1. 探测性的考虑 2. 电气设计的考虑 PROBING ELECTRICAL 2 1. 探测性的考虑 PROBING CONSIDERATION 在下列的第一项参考中 所说明的是影响探针与待测物 Device Under Test DUT 实际接触的最大可 能因素 误插的分析尺寸是以单点探针 Spear Head 于 DUT 放置排列上的误差 及测试点的直径 但没……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书