ad注意事项 布局布线要求 1。高速ADC和变压器要尽可能靠近，模拟电压输入线、参考电压端要尽量远离数字电路 信号线，特别是时钟，以免造成扰动过大。晶振要尽量靠近芯片。 2．留出信号发生器测试口 3．去藕电容紧接着管脚 4．模拟地、数字地、电源地要单点连接 5．ADC输出数据锁存器尽可能靠近ADC，用以降低ADC输出数据线上的噪声。 6．为减小数字电路的干扰，应将模拟电路和数字电路分开布局；为减小信号线上的分布 电阻、电容和电感，应尽量缩短导线长度和增大导线之间的距离；为减小电源线和地线 的阻抗，应尽量增大电源线和地线的宽度，或采用电源平面、地平面。 7．过孔将信号输送到板子的另一侧，板间的垂直金属部分是不可控阻抗，而且从水平方 向变为垂直方向的拐点是一个断点，会产生反射，应尽量减少它的出现。 8． 串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相 关的信号，我们称之为串扰。 　　信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更 容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。如 果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射 噪声； 9．尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞ 信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2 .5 mm 10．如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现 在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有 一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不 大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75M Hz布线长度应……