fpga五个基本功 对于FPGA设计者来说，练好这5项基本功，与用好相应的EDA工具是同一过程，对应关系 如下： 1. 仿真：Modelsim, Quartus II(Simulator Tool) 2. 综合：Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner) 3. 时序：Quartus II (TimeQues t Timing Analyzer, Technology Map Viewer, Chip Planner) 4. 调试：Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor) 5. 验证：Modelsim, Quartus II(Test Bench Template Writer) 掌握HDL语言虽然不是FPGA设计的全部，但是HDL语言对FPGA设计的影响贯穿于整个FPGA 设计流程中，与FPGA设计的5项基本功是相辅相成的。 对于FPGA设计者来说，用好“HDL语言的可综合子集”可以完成FPGA设计50%的工作——设计 编码。 练好仿真、综合、时序分析这3项基本功，对于学习“HDL语言的可综合子集”有如下帮助 ： 1. 通过仿真，可以观察HDL语言在FPGA中的逻辑行为。 2. 通过综合，可以观察HDL语言在FPGA中的物理实现形式。 3. 通过时序分析，可以分析HDL语言在FPGA中的物理实现特性。 对于FPGA设计者来说，用好“HDL语言的验证子集”，可以完成FPGA设计另外50%的工作—— 调试验证。 1. 搭建验证环境，通过仿真的手段可以检验FPGA设计的正确性。 2. 全面的仿真验证可以减少FPGA硬件调试的工作量。 3. 把硬件调试与仿真验证方法结合起来，用调试解决仿……