modelsim使用例子第 8 章 使用 ModelSim 进行设计仿真 ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程 序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但 推荐大家只对一种语言仿真。ModelSim常见的版本分为ModelSim XE和ModelSim SE两种， ModelSim版本更新很快，目前最新版本为 5.8 版本，该版本支持VHDL的 2002 标准以及 Verilog的 2001 标准，此外，在该版本的Linux、HP和SUN工作站等平台支持VHDL、Verilog 和SystemC的混合仿真，但在Windows平台上不支持SystemC的仿真。本章将对ModelSim5.7 版本进行介绍，目的是希望看完本章，读者可以简单地使用ModelSim进行仿真，有关更深 入地教程，还是参考ModelSim附带的文档。在网址http://www.model.com/support/上也可以 找到深入的教程，在该页面上注册以后，会在电子邮件中收到发过来的密码，根据邮件地 址和密码登陆后，会有一些高级教程和使用要点（Application Notes）下载。 ModelSim5.7SE 版 本 内 部 划 分 为 更 细 的 版 本 编 号 ， 从 ModelSim5.7aSE 到 ModelSim5.7gSE 等等。读者可以选择任一版本。另外，如果 ModelSim 是和 ISE 一起使用 的话，你需要编译 Xilinx 的一些库文件，这些库文件包括 unisim、simprim、xilinxcorelib、 aim、pls、cpld 等，有了这些库文件，可以在 ISE 中生成设计的行为仿真（将设计转换为 RTL 描述后进行的仿真） 、 转换后仿真 （将设计转换为 Xilinx 器件的基本模块来实现后……