各大公司硬件工程师笔试题目各大公司硬件工程师笔试题目 1) 请画出用 D 触发器实现 2 倍分频的逻辑电路？ 2)用逻辑们和 cmos 电路实现 ab+cd 3)用 verilog/vhdl 写一个 fifo 控制器 4)集成电路前段设计流程，写出相关的工具。 5)用传输门和倒向器搭一个边沿触发器 1、下面是一些基本的数字电路知识问题，请简要回答之。 a) 什么是 Setup 和 Holdup 时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？ c) 请画出用 D 触发器实现 2 倍分频的逻辑电路？ d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ e) 什么是同步逻辑和异步逻辑？ f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接 口、控制接口、所存器/缓冲器） 。 g) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？ 2、可编程逻辑器件在现代电子设计中越来越重要，请问： a) 你所知道的可编程逻辑器件有哪些？ b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。 3、设想你将设计完成一个电子电路方案。请简述用 EDA 软件（如 PROTEL） 进行设计（包括原理图和 PCB 图）到调试出样机的整个过程。在各环节应注 意哪些问题？ 笔试 2 1，用逻辑们和 cmos 电路实现 ab+cd 2. 用一个二选一 mux 和一个 inv 实现异或 3. 给了 reg 的 setup,hold 时间，求中间组合逻辑的 delay 范围。 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立 时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信 号应提前时钟上升沿（如上升沿有效）T 时间到达芯片，这个 T 就是建立时 间-Setup time.如不满足 setup time……