在移动计算时代，片上系统（SoC）的设计已经变得更为复杂，因为在设计过程中面临着诸多挑战，如需遵循针对高级流程节点的复杂设计规则，需采用低功率电路设计技术，并放大电路的尺寸。电源完整性是设计方案能被成功签核的关键因素之一。本文介绍了一种新的工具，与其他现有技术相比较，它不仅能将电源完整性分析与签核的速度提高10 倍，同时还能达到类似于集成 电路通用模拟程序（SPICE）的准确度。该工具将一套完整的设计实现和签核工具整合到一起，以便更好地克服在签核过程中遇到的挑战，从而实现业内最快的设计收敛流程。