资料
  • 资料
  • 专题
高输出频率GPS接收机FPGA优化设计
推荐星级:
时间:2019-12-24
大小:556.84KB
阅读数:131
上传用户:238112554_qq
查看他发布的资源
下载次数
0
所需E币
5
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
高输出频率GPS接收机FPGA优化设计 原创性声明 声明:本论文《高输出频率 GPS 接收机 FPGA 优化设计》是作者在导师的指导下进行的研 究工作及取得的研究成果。除文中已经注明引用的内容外,不包含其他人已经发表或撰写过 的研究成果 高输出频率 GPS 接收机 FPGA 优化设计 李英飞,丁继成 1,赵琳 1 (哈尔滨工程大学 自动化学院,黑龙江 哈尔滨 150001) (1.指导老师) 摘 要:为使 DSP 芯片有充裕的资源和时间用于复杂的导航计算,输出高频率的解算结果, 论文通过资源优化,只采用 FPGA 逻辑电路实现了 GPS 信号的捕获、跟踪、帧同步、卫星自 动搜索、伪距信息生成等基带处理功能,并整理了电文、历书、伪距信息、多普勒频移的格 式,方便传输。实验表明,论文提出的实现方案可行有效,定位频率可达 100 Hz。 关键字:相干积分;滤波器调整;帧同步;伪距生成 中文分类号:TN965.5 文献标识码:B Optimization of FPGA-based High-output Frequency GPS Receiver LI Ying Fei, DING Ji Cheng, ZHAO Lin (College of Automation, Harbin Engineering University, Harbin 150001, China) Abs……
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书