使用 Virtex-5 FPGA 器件实现 DDR SDRAM 控制器（中文版）( 应用指南： Virtex-5 系列 R 使用 Virtex-5 FPGA 器件 实现 DDR SDRAM 控制器 XAPP851 (v1.1) 2006 年 7 月 14 日 作者：Toshihiko Moriyama 和 Rich Chiu 提要 本应用指南描述了在 Virtex-5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调 整在此控制器中完成。 DDR SDRAM 器件是低成本、高密度的存储资源，在很多存储器供应商处均可获得。本参考设 计利用 DDR400 SD……