Altera Nios嵌入式处理器大赛知识讲座 门规 别担心，这里不是黑帮。 我喜欢把寄存器比喻为门。所谓的电路就是由一堆这样的门包围着的。 每个门都有一个相应 的时钟来驱动，在相同间隔后，门将会打开。一些信号从一个门出来，经过一系列的变化（组 合逻辑）变成一个新的信号，走到另一个门口，当门打开的时候，进入。这就是 FPGA 里 面发生的一切。或许速度会快一些，或许情况会复杂一些，但是大体就是这么回事而已。而 我们要保证的就是所有的信号都可以高高兴兴来，安安全全回去。不会迟到，也不会早退， 更不会被门夹到，就万事大吉了。但是事情容易说不容易做，所以需要注意一些细节方面的 问题。如果因为你把逻辑给做错了，那我们就不提了。而有些事情，即使你感觉一切都做得 足够完美了，却还是没有结果。在这里提一些会有好处。 门规之组合电路篇 虽然我们要讨论的是门，但其实我们更关注的应该是门与门之间发生的一切。因为门的作用 只是把阶段和另一个阶段分割开来，而更多的事情，其实是在这个阶段里面做的。门与门之 间，或者门外面的，就都是这些组合电路了。组合电路最终影响了你的时钟能够飙到多快。 1. 进来的时候，请随手关门 这是一个再简单不过的规则。在进来的时候，请关一下门。相信如果你呆在一个有一部分没 有被包围在墙和门里面的房子里，一定很没安全感。尤其是在门外面的东西吧，你会整夜整 夜的睡不着觉。所以进来的时候，最好可以随手关门，把自己包围在一个安全的环境里面。 所以信号也是这样，信号是很敏感很没安全感的东西。 所以，进来的时候最好被时钟打一下。 这在 FPGA 设计中是非常重要的，尤其是复位信号。外部信号的触发事件是随机的，连它 自己都不晓得什么时候那个 reset 键就被按了一下，加上进来以后的线路会有一点延迟，恰 好在时钟触发的时候，前面一个信号被触发了，后一个信号恰好被门夹到。就好像指挥抬手 的时候，钢琴开始弹奏了，小提琴手还在摆 p……