给出了低复杂度和低延迟的Turbo码编译码的FPGA实现方案,方案中分量码译码算法采用Max-Log-Map算法.基于提出的设计方案,在Xilinx的FPGA芯片上实现了帧长在64～1024之间可变的短帧长Turbo编译码模块.仿真和测试结果表明,该模块的误码率性能优良、译码延时较小、数据吞吐量大,可用于低信噪比条件下突发数据通信中的差错控制. 突发通信中Ｔｕｒｂｏ码的ＦＰＧＡ实现 沈业兵，罗常青，安建平，程波 （北京理工大学电子工程系通信与网络实验室，北京１０００８１） 摘要：给出了低复杂度和低延迟的Ｔｕｒｂｏ码编译码的ＦＰＧＡ实现方案，方案中分量码译码算法 采用ＭａＸ―Ｌ０９―Ｍａｐ算法。基于提出的设计方案，在Ｘｉｌｉｎｘ的ＦＰＧＡ芯片上实现了帧长在６４―１０２４之间 可变的短帧长Ｔｕｒｂｏ编译码模块。仿真和测试结果表明，该模块的误码率性能优良、译码延时较小、数 据吞吐量大，可用于低信噪比条件下突发数据通信中的差错控制。 关键词：Ｔｕｒｂｏ码 ＦＰＧＡ Ｍａ）【一ｋｇ―Ｍ印算法突发通信 Ｔｕｒｂｏ码是一种低信噪比条件下也能达到优异纠错 生成的准备过程。编码时，信息序列被依次写入双口 性能的信道编码。早期为了强调Ｔｕｒｂｏ码接近香农限的 ＲＡＭ，待写完一帧数据后，地址产生器开始生成顺序地 优异性能，研究的码字长度非常大【ｌ以Ｊ，存在译码复杂度 址和交织地址。双口ＲＡＭ按两个地址读取信息序列Ｘ 大、译码时延长等问题。突发数据通信以传输中小长度 和交织后的信息序列Ｘ’进行ＲＳＣ编码；最后编码器输 的数据报文业务为主，所以突发通信中的Ｔｕｄｂｏ码的码 出系统位Ｘ和校验位Ｐ０和Ｐ。。……