以分组密码和摘要算法为研究对象,结合处理器体系结构的特点,研究了能够高效灵活实现多种分组密码和摘要算法的处理器体系结构.通过分析现有分组密码算法的运算和结构特点,从实现方式的灵活性和高性能角度出发,提出了一种基于显式并行指令计算结构且性能和灵活性达到了折衷的可编程密码微处理器体系结构.给出了系统的整体架构、可重构运算单元的设计方案及其指令系统的设计,以及用硬件描述语言Verilog实现后的硬件测试参数. 基于ＥＰＩＣ技术的密码处理器体系结构研究与设计 于学荣，戴紫彬，杨晓辉，马志远 （信息工程大学电子技术学院，河南郑州４５０００４） 摘要：以分组密码和摘要算法为研究对象，结合处理器体系结构的特点，研究了能够高效灵活 实现多种分组密码和摘要算法的处理器体系结构。通过分析现有分组密码算法的运算和结构特点， 从实现方式的灵活性和高性能角度出发，提出了一种基于显式并行指令计算结构且性能和灵活性达 到了折衷的可编程密码微处理器体系结构。给出了系统的整体架构、可重构运算单元的设计方案及 其指令系统的设计，以及用硬件描述语言Ｖｅｒｉｌｏｇ实现后的硬件测试参数。 关键词：可重构显示并行结构对称密码比特置换 目前，在多数保密通信设备中，主要采用通用ＣＰＵ 计者是ＩＢＭ公司，并取得了它的专利权。在随后的二十 和专用硬件电路控制密码专用芯片来实现两种方式的 多年中，ＤＥＳ算法作为一种典型的分组密码算法，被广 密码运算。采用前者控制密码专用芯片时，需要选用一 泛地应用于保护商业数据的安全（如银行系统等）。 种具有灵活性高、维护容易、升级方便等特点的性能优 ……