标签: 封装

2024年，近七成半导体公司经营业绩回暖，在第三代半导体行业复苏浪潮中， 封测技术 作为后摩尔时代 的 关键技术环节， 作用愈发凸显。 万年芯 凭借其在封装测试领域夯实的技术基础，抓住了市场机遇，快速推动行业发展。 高端封装领域迎来新机遇 后摩尔时代，随着 5G、人工智能和物联网等新兴科技和应用的普及，芯片成品制造技术需要高端成熟的封装技术来推动集成电路产业持续发展。因此，从前人们关注点逐渐从晶圆制程节点提升，转向了封装测试环节。根据权威机构数据显示，全球先进封装市场规模将由2022年的443亿美元，增长到2028年的786亿美元，半导体封测市场未来可期。 这一趋势促使业内企业显著增加对封装测试技术的投入。长电科技不断强化先进封装技术开发，仅今年上半年研发投入就达 8.2亿元。其他封装企业如 通富微电 、 华天科技 、 晶方科技 、甬矽电子等都在加速布局。其中万年芯微电子的高端封装技术值得关注。 万年芯：半导体封装值得关注 随着新能源汽车、光伏发电等新能源产业的发展，为宽禁带半导体功率器件的落地应用提供了良好契机。要保证宽禁带半导体器件性能的稳定可靠， 就离不开 高端扎实的封装技术。尤其在新能源汽车和充电桩场景中，大功率快速充电需求对碳化硅器件的性能提出更高要求。 万年芯的封装技术能够从散热性能、电力传输效率、集成化与小型化、可靠性和制造成本等方面提升器件性能，更好地满足大功率、高温和快速充电的需求。 万年芯 的高端封装技术，得益于资深封测技术团队在封装 测试领域有着深厚的技术积累。 万年芯核心技术团队 20多人，曾 为国际知名公司成功研发 多种系列半导体器件产品，广泛应用于汽车、工业、通讯、医疗、消费等领域。 万年芯 对研发的高强度投入也体现在其丰硕的专利成果中。目前万年芯已获得国内专利 134项，是国家专精特新“小巨人”企业、“国家知识产权优势企业”，拥有国家级博士后工作站，为海关AEO高级认证企业。这些专利认证不仅为万年芯的未来发展奠定了坚实的基础，也为万年芯的技术革新提供了强大的支持。

半导体封装测试处于晶圆制造过程中的后段部分， 目的是保护芯片。 在芯片制造完后，将晶圆进行封装测试 ， 将通过测试的晶圆按需求及功能加工得到芯片，属于 芯片 产业链中技术后段的环节 。 在国内半导体产业蓬勃发展的浪潮中，封装测试环节作为 产业 重要的组成部分，发挥着关键作用。下面为大家详细盘点国内一些知名的半导体封装测试企业。 长电科技 ：长电科技在全球集成电路前十大封测厂中排名第三。其在高端封装技术方面与国际先进同行并行发展，处于国内领先水平，并实现了大规模生产。无论是市场份额还是技术实力，都在行业内占据重要地位，是国内半导体封装测试领域的龙头企业之一。 华润微： 华润旗下的高科技企业，拥有完整半导体产业链，涵盖芯片设计、晶圆制造、封装测试等全产业链一体化经营。在封装测试领域，凭借自身的资源和技术优势，不断推出高质量的封装测试服务，满足市场多样化的需求。 万年芯微电子： 成立于 2017年江西万年芯微电子有限公司是专业从事芯片设计、半导体封装测试的国家高新技术企业。目前已获得国内专利134项，是国家专精特新“小巨人”企业、“国家知识产权优势企业”，拥有国家级博士后工作站。万年芯的多芯片堆叠 & 合封技术、传感器封装技术、大功率模块封装技术及大功率电源及方案设计在业内遥遥领先，被评为2023年中国封装测试企业20强之一。 天水华天科技： 作为国内的重要封测企业，天水华天科技在技术研发和市场拓展方面持续发力。通过不断提升自身的封装测试能力，在行业内拥有较强的竞争力，其专利申请量和有效专利量也处于较高水平，为我国半导体产业的发展做出了重要贡献。 通富微电： 主营业务为集成电路封装测试。在市场波动的情况下，依然坚持技术创新，不断提升产品的性能和质量。其在 7 纳米、fanout、存储、driveric 等新产品方面处于量产前期，虽然面临研发投入大等挑战，但也为未来的发展奠定了坚实基础。 甬矽电子： 成立于 2017 年，2023 年上半年面临市场挑战，甬矽电子通过多种举措保持了订单饱和状态，产能持续开满。在核心技术与研发方面，甬矽电子坚持自主研发，在大颗 FC - BGA、Bumping（凸块）及 RDL（重布线）等领域取得突破，不断丰富产品结构，深挖技术 “护城河”。 晶方科技： 专注于集成电路的封装测试业务，在传感器、 MEMS等领域的封装测试方面具有独特的技术优势和市场份额。其不断创新的封装技术，为相关领域的芯片提供了优质的封装解决方案。 此外，还有像绍兴光大芯业微电子有限公司、宁波芯健半导体有限公司、扬州扬杰电子科技股份有限公司等众多企业，也在半导体封装测试领域发挥着各自的作用。 随着半导体行业的快速发展，这些封装测试企业在技术创新、市场拓展、产能提升等方面不断努力，为我国半导体产业的自主可控和高质量发展贡献着力量，未来也有望在全球半导体封装测试市场中占据更加重要的地位。

半导体封装设计工艺 ▲图1：半导体封装设计流程的各个方面（ⓒ HANOL出版社） 图1显示了半导体封装设计工艺的各项工作内容。首先，封装设计需要芯片设计部门提供关键信息，包括芯片焊盘（Chip Pad）坐标、芯片布局和封装互连数据。然后，团队将根据封装材料设计由基板（Substrate）和引线框架（Leadframe）组成的半导体封装结构。这一过程涉及应用设计规则，需要充分考虑封装的批量生产、制造过程、工艺条件和所需设备等。 封装可行性审查应在封装开发初期进行，审查结果需要提交给芯片和产品设计人员做进一步反馈。完成可行性研究后，须向封装制造商下订单，并附上封装、工具、引线框架和基板的设计图纸。交付用于封装的晶圆时，除了引线或焊接凸点（Solder Bump）连接的设计图纸外，还需要准备好工具、引线框架材料和基板。引线或焊接凸点连接的设计图纸必须提前分享给封装工艺及制造工程师。 收到这些设计图纸后，封装设计工程师将开展可行性测试。具体来讲，使封装锡球（Solder Ball）的布局和芯片的焊盘序列关联在一起，以确定这种布线方式是否可行。通过前期的可行性研究，工程师将提出有关封装锡球排列、封装尺寸和规格的建议，以改进半导体芯片和器件的特性与工艺。 优化封装特性 ▲图2：封装设计优化流程（ⓒ HANOL出版社） 封装设计优化流程如图2所示。在封装可行性审查的初始阶段，提出最佳焊盘位置，再确保接线的可行性。为了优化这些工艺特性，需要对结构特性、热特性和电气特性进行分析。 如今，为了满足半导体行业针对传输速度、集成度和性能日益增长的需求，这些特性有必要进行全面提升。就电气特性而言，封装时增加锡球，可以增加链接印刷电路板（PCB）上引脚（Pin）的数量，从而添加更多布线。这样一来，基板、引线框架和印刷电路板的设计将变得更加精细和复杂。这就会导致这些设备的制造会受制于封装公司和基板等组件制造商的工艺能力。因此，在半导体封装设计中，为了避免质量问题，需要制定与材料、工艺和设备相关的设计规则，定期对这些规则进行审查，并分享给芯片设计人员及基板和封装制造商。 基于共享的设计规则，封装工艺工程师和基板制造工艺工程师可合力缩小封装锡球的尺寸和间距，以及信号布线的宽度和间隔。同样，设计规则中还会明确规范从工艺性能到电气规格在内的一系列细节。此外，设计规则中还会详细说明管理封装和基板容差1的方法，以及核查封装工艺性能的方法。 更具体地说，设计规则还可以用来满足严格的电气规格容差管理。为了满足电气规格，团队需要根据预先验证的设计数据绘制图纸，来规划并依次制定三个方面的容差：每条高速信号线；管理每条信号线阻抗2一致性的电介质3厚度；以及能够实现最佳低功耗设计的过孔尺寸4。另一方面，为了提高封装效率和批量生产能力，团队在设计诸如基板等器件时会考虑使用标记模式，以注明符合标准的器件，并将其作为设计规则进行管理。 1 容差(Tolerance) ：性能差异导致的空间或数字上的误差范围。 2 阻抗(Impedance) ：衡量电路阻碍电流通过能力程度的指标。 3 电介质(Dielectric) ：通过施加电场可以被极化的一种电绝缘体。 4 过孔尺寸(Via Size) ：印刷电路板中不同层之间用于电气连接的孔的尺寸。 分析封装结构 针对半导体封装结构，可通过计算机模拟的方式去分析。通常情况下，计算机模拟分析过程会将推导出的一般方程应用于特定条件中，以便深入了解特定情况。标准的计算机模拟分析过程包括四个步骤。 首先，将支配某种自然现象的要素以及这些要素之间的关系归纳为数学表达式，如控制方程5，然后对分析对象进行建模，以便进行计算机模拟。接下来，将控制方程应用到模型中，进行数学计算，最后将计算结果应用于现象进行分析。计算机模拟分析方法主要分为：有限差分法（Finite Difference Method）、有限元法（Finite Element Method, FEM）和有限体积法（Finite Volume Method）。其中，有限元法被广泛应用于分析半导体结构。从工程角度而言，有限元法指将无限数量的点和自由度6转化为有限数量的点和自由度的能力，这些点随后被纳入线性方程组进行计算。 5 控制方程(Governing Equation) ：构成计算机代码基础的数学公式。在计算建模场景中，控制方程决定由代码提前预设的隐藏的流体行为。 6 自由度(Degrees of Freedom) ：对某一统计量进行最终计算时，可以自由变化的数值的个数。 有限元法由有限数量的被称为元素的构建模块组成。每个元素都包含有限数量的点和一个控制方程，而数值则通过求解方程获得。为了深化对结构分析的了解，我们有必要知道结构分析所需材料的三个关键属性：热膨胀系数（CTE）、泊松比（Poisson’s Ratio）和应力（Stress）。 热膨胀系数是用来描述材料因温度波动而发生长度变化的一项指标。一般来说，温度升高时材料膨胀，温度下降时材料收缩。因此，热膨胀系数被定义为单位温度上升时材料长度的增幅量。泊松比指材料在垂直于特定载荷方向上的膨胀或收缩，考虑物体所受的推拉作用可有助于我们更好地了解泊松比的概念。如果我们从两端纵向拉动一个物体并对其施加拉力，那么物体会沿着长度方向伸展，沿着宽度方向收缩。但是，如果我们从两端纵向推挤一个物体并对其施加压缩力，那么物体会沿着这个力的方向收缩，沿着宽度方向伸展。最后，应力指物体在受到外部作用时在内部形成的内力，用以抵抗这股外力，同时保持物体的形状不变。应力压力是以单位进行测量的。 这些材料特性应用于半导体封装结构分析的三个主要领域：封装翘曲、焊点可靠性和封装强度。 翘曲分析 在进行封装时，当温度上升然后回落到室温时，不同材料之间由于热膨胀系数不同，可能导致封装翘曲并造成封装缺陷。因此，我们应基于产品结构、材料的弹性模量7、热膨胀系数、工艺温度和时间，对封装进行结构性分析，以便更好地预防翘曲及封装缺陷。 7 弹性模量(Elastic Modulus) ：在固体力学中表示材料刚度的数值，是应力与应变的比值。 焊点可靠性 焊锡主要用于半导体封装和PCB基板之间的机械和电气连接。由于焊点可靠性非常重要，所以我们需要在封装前对焊点进行结构性分析，以改进封装结构和材料。 焊锡的失效主要源于两个方面的共同作用——平面收缩造成的剪切断裂以及轴向拉伸造成的拉伸断裂。因此，在焊点结构分析中，需要对各种工艺或使用条件下施加到焊点的应力值进行分析。 强度分析 因为封装的作用是保护芯片免受外部影响，所以芯片在受外部影响时表现出的稳健性要依靠封装强度。为了确定封装的稳健性，我们可以使用万能试验机（UTM）8进行三点弯曲或四点弯曲试验，由此计算断裂强度。结构性分析可以模拟用万能试验机进行的实验，从而推导出封装各个区域的应力水平，并以特定材料的断裂强度为参考来预测整个产品的断裂强度。 8 万能试验机(UTM) ：一种测量材料强度的仪器，通过用一定重量拉伸或压缩材料来测量其抗拉、抗弯和抗压强度。 散热性能分析 电子设备在运行时会消耗电能并产生热量。这种热量会提高包括半导体产品在内元件的温度，从而损害电子设备的功能性、可靠性和安全性。因此，电子设备必须配备适当的冷却系统，以确保元件在任何环境下均能保持在一定温度水平下。 鉴于散热性能在半导体封装中的重要作用，热分析也成为了一项必不可少的测试内容。因此，必须提前准确了解半导体封装在系统应用时产生的热量、封装材料与结构的散热效果、以及温度效应，并将其反应在封装设计中。 ▲图3：封装的关键温度点（ⓒ HANOL出版社） 对半导体封装实施并使用热分析，我们需要定义封装的关键温度点，包括：环境温度（Ta）、结温（Tj）、壳温（Tc）和板温（Tb）。封装规格的温度通常为最高结温（Tj max.）或者最高壳温，这两点指的是确保半导体器件正常工作的最高温度。图3显示了封装原理示意图中的各个温度点。 ▲图4：封装中的热特性类型（ⓒ HANOL出版社） 使用封装的主要温度点可以计算出热阻，热阻是最重要的热保护特性。封装热阻是一个指数，单位为℃/W，表示当芯片产生1瓦热量时，半导体产品相对于环境温度所上升的温度。该比值根据每种产品和环境条件而变化。常见的热阻类型包括结到环境热阻（Ja）、结到板热阻（Jb）和结到壳热阻（Jc），它们是封装的抗热性指标。 电气模拟 ▲图5：封装RLGC模型示例（ⓒ HANOL出版社） 随着半导体芯片传输速度的提升和密度的增大，封装也对半导体产品的特性产生重大影响。特别是在封装高性能半导体芯片时，必须要对封装状态进行精确的电气模拟。为了预测由高性能半导体芯片的复杂布线引起的电气问题，需要使用诸如RLGC等模型。因此，电气模拟可以创建各种模型，并利用这些模型来预测高速数字系统中的数据传输用时、信号质量和形状精度。 在封装电气分析过程中，电气模型的基本元素包括电阻（Resistance）、电感（Inductance）和电容（Capacitance）。电阻的强度足以阻碍电流的流动，它与物体中的单位电流成反比。电感是电路中电流变化引起的电磁感应形成的反电动势的比率。最后，电容是电容器在单位电压作用下储存电荷的物理量。 ▲图6：电气分析的不同方面（ⓒ HANOL出版社） 如图5所示，利用RLGC建模，可以预测的最重要特性，即信号完整性（SI）、电源完整性（PI）和电磁干扰（EMI）。信号完整性衡量的是电信号的质量，电源完整性衡量的是电源传输的质量。最后，EMI指电磁干扰，即辐射或传导的电磁波会干扰其他设备的运行的因素。因此，应提前检查噪声问题，尽可能缩短其发展周期，确保电源完整性和电源配送系统能够支持创建可靠的电路板。信号完整性、电源完整性和电磁干扰之间存在着密切的有机联系，因此，综合考量这三种特性的设计方案对于电气分析至关重要。 支持半导体行业发展 无论单个芯片性能如何提高，如果不能妥善管理封装内芯片和供电电网间连接路径的电磁特性，整体系统性能就无法得到保障。因此，封装设计工艺和相关分析对于确保芯片的运行和持续发展至关重要。通过遵循特定设计规则，可以创建具备最佳特性的半导体封装蓝图。随后可以通过结构分析、热分析和电气分析对封装特性进行优化。通过各阶段的设计和分析，最终可以满足市场对半导体的传输速度、集成度和性能方面日益增加的需求。 来源：skhynix

传统封装组装方法概述 图1显示了塑料封装的组装工艺，塑料封装是一种传统封装方法，分为引线框架封装（Leadframe Package）和基板封装（Substrate Package）。这两种封装工艺的前半部分流程相同，而后半部分流程则在引脚连接方式上存在差异。 ▲图1：引线框架封装和基板封装的组装步骤（ⓒ HANOL出版社） 晶圆经过测试后，首先要经过背面研磨（Backgrinding），以达到所需厚度；然后进行晶圆切割（Wafer Sawing），将晶圆切割成芯片；选择质量良好的芯片，通过芯片贴装（Die Attach）工艺将芯片连接到引线框架或基板上；之后通过引线键合（Wire Bonding）的方式实现芯片与基板之间的电气连接；最后使用环氧树脂模塑料（EMC）进行密封保护。引线框架封装和基板封装在前半部分流程中均采用上述步骤。 在后半部分流程中，引线框架封装采用如下步骤：通过切筋（Trimming）1的方式将引线分离；通过电镀（Solder Plating）将锡球置放至引线末端；最后是成型（Forming）工艺，成型工艺将封装分离为独立单元，并弯曲引线，以便将它们连接到系统板上。而对于基板封装，则是在进行植球（Solder Ball Mounting），即锡球被焊接在基板焊盘上之前，先完成模塑；之后进行切割，成为独立封装，也可称之为切单（Singulation）。接下来的内容中，将阐述传统封装方法的组装工艺，并重点介绍基板封装的八个步骤。 1 切筋（Trimming） ：一种应用于引线框架封装的工艺，使用剪切冲床去除引线之间的阻尼条。 第一步：背面研磨 背面研磨工艺可确保将晶圆加工成适合其封装特性的最佳厚度。该工艺包括对晶圆背面进行研磨处理并将其安装在环形框架内，如图2所示。 ▲图2：晶圆背面研磨工艺的四个步骤（ⓒ HANOL出版社） 在对晶圆背面进行研磨之前，首先需要在晶圆正面覆盖一层保护胶带，称之为背面研磨保护胶带。这是为了防止用于绘制电路的晶圆正面遭受物理性损害。之后使用研磨轮（Grinding Wheel）对晶圆背面进行研磨，使其变得更薄。在这个过程中，需要先用高速旋转的粗磨轮去除大部分多余材料；再用细磨轮对表面进行精磨，以达到理想厚度；最后使用精拋光垫（Fine Pad）对晶圆进行抛光，使其表面变得光滑。如果晶圆表面粗糙，那么在后续工艺中施加应力（Stress）时，会使其更易产生裂痕，导致芯片断裂。因此，通过抛光来防止裂痕形成，对于减少芯片破损具有重要意义。 对于单芯片封装而言，通常需要将晶圆研磨到约200-250微米（μm）的厚度。而对于堆叠封装而言，因将多个芯片堆叠在同一封装体中，所以芯片（晶圆）需要研磨至更薄。然而，研磨晶圆背面所产生的残余应力会导致晶圆正面收缩，这样可能会引发晶圆弯曲成弧形；此外随着晶圆变薄，其弯曲度也会增加。因此为了保持晶圆平整，首先需要在晶圆背面贴上承载薄膜（Mounting Tape），然后将其固定在环形框架内。最后，去除用于保护晶圆正面器件的背面研磨保护胶带，露出半导体器件，背面研磨工艺即视为完成。 第二步：晶圆切割/分割 晶圆切割是指沿着晶圆上的划片槽（Scribe Lane）2进行切割，直到分离出芯片的工艺，也被称为划片工艺。晶圆切割是芯片封装工艺的必要工序。 图3给出了使用刀片切割法将晶圆分割为芯片的示例。在这种晶圆切割方法中，使用轮状锯片来切割和分离晶圆。这种锯片采用高硬度的金刚石刀头沿着晶圆划片线切割，晶圆格状划片线如图左侧所示。由于锯片旋转时会产生容差3，因此划片线宽度必须超过砂轮厚度。 2 划片槽（Scribe Lane） ：从晶圆上切割芯片时，既不影响附近器件，又可满足切片分布所需的足够宽度的空间。 3 容差 ：性能差异导致的空间或数字上的误差范围。 ▲图3：通过刀片切割工艺将晶圆切割成芯片（ⓒ HANOL出版社） 刀片切割存在一个问题：由于切割过程中刀片直接接触晶圆，因此当晶圆变得越来越薄时，发生断裂的可能性也随之增加。而另一种晶圆切割方法——激光切割（Laser Dicing），在切割过程中则无需直接接触晶圆，而是在晶圆背面利用激光来完成切割，可非常有效地解决断裂问题。因为激光切割工艺能尽量避免对晶圆表面造成损害，可以保持芯片的坚固性，所以它更适用于切割较薄的晶圆。 随着晶圆厚度越来越小，先切割后研磨（DBG）这一方法从而被提出。DBG在晶圆切割过程中采取了相反的顺序，以减少芯片损坏。传统工艺先对晶圆背面进行研磨，再对晶圆进行切割；而DBG则先对晶圆进行部分切割，再对晶圆背面进行研磨，最后通过承载薄膜扩张法（MTE）4使其被彻底切割。 4 承载薄膜扩张法（MTE） ：利用激光进行隐形切割并在晶圆上形成凹槽后，使贴在晶圆上的承载薄膜出现扩张。然后，在相应区域施加作用力，使晶圆分割成芯片。 第三步：芯片贴装 如图4所示，芯片贴装是指从承载薄膜上拾取经过晶圆切割后的芯片，并将其贴装在涂有粘合剂的基板或引线框架上的工艺。 ▲图4：芯片贴装工艺（ⓒ HANOL出版社） 晶圆切割的过程中，需防止已切割的芯片从承载薄膜上脱落；而贴装的过程，则须将芯片从承载薄膜上顺利剥离。如果承载薄膜的黏附力太强，在剥离过程中可能会对芯片造成损坏。因此在晶圆切割过程中需确保粘合剂具有较强的粘合力；而在贴片之前，需用紫外线对晶圆进行照射，以减弱其粘合力，此时，只需从承载薄膜上剥离通过晶圆测试的芯片即可。 剥离出来的芯片必须使用粘合剂重新贴装到基板上，由于粘合剂的类型不同，所需的贴装工艺也有所不同。如果使用液体粘合剂，则必须使用类似于注射器的点液器或通过网板印刷（Stencil Printing）5提前将粘合剂涂在基板上。而固体粘合剂通常做成胶带的形式，也被称为晶片黏结薄膜（Die Attach Film, DAF）或晶圆背面迭片覆膜（WBL），则更适用于堆叠封装。在完成背面研磨后，在承载薄膜和晶圆背面之间粘贴晶片黏结薄膜；切割晶圆时，晶片黏结薄膜也会同时被切割；由于晶片黏结薄膜会连同其粘接的芯片一起脱落，因此可将晶片黏结薄膜粘接到基板上或其他芯片上。 5 网板印刷（Stencil Printing） ：一种使用镂空模板将糊状材料涂抹到诸如基板等器件的印刷方法。 第四步：互连 互连是指芯片之间、芯片与基板之间，以及封装体内其它组合间的电气连接。接下来将介绍引线键合及倒片键合（Flip Chip Bonding）这两种互连方式。 ▲图5：引线键合工艺的七个步骤（ⓒ HANOL出版社） 引线键合 引线键合是使用金属线，利用热、压力和振动实现芯片与基板间的电气连接的工艺。金属引线的材质通常为金（Au），因为金具有良好的导电性和延展性。引线键合类似于缝纫，金属引线充当缝线，毛细管劈刀（Capillary）6充当缝针。引线宛如纱线缠绕在线轴并安装到设备上，之后将引线拉出，穿过毛细管劈刀正中央的小孔，在毛细管劈刀末端形成尾线。当采用电子火焰熄灭工艺（EFO）7在引线末端制造出强烈的电火花时，尾线部分将熔化并凝固，在表面张力作用下形成无空气球（FAB，Free Air Ball）。 FAB制作完成后需对其施压，使其粘合至焊盘，即完成一次球键合（Ball Bonding）。毛细管劈刀在基板移动时，引线会像缝线一样被拉出，形成一个引线环。向引线施加力量，将其按压到基板上的电气连接插脚，即金手指（Bond Finger），以此来实现针脚式键合（Stitch Bonding）8。针脚式键合后，向后拉紧引线，形成尾线，最后断开尾线，以完成芯片与基板间连接过程的最后一步。在引线键合过程中，其它芯片焊盘和基板金手指之间同样重复以上过程。 6 毛细管劈刀（Capillary） ：引线键合设备中辅助引线连接芯片电极与引线端子的工具。 7 电子火焰熄灭（EFO） ：用电火花熔化引线形成无空气球的工艺。 8 针脚式键合（Stitch Bonding） ：在半导体封装过程中，通过按压方式将引线键合到焊盘上。 倒片键合和底部填充 倒片键合是通过在芯片顶部形成的凸点来实现芯片与基板间的电气和机械连接。因此，倒片键合的电气性能优于引线键合。倒片键合分为两种类型：批量回流焊工艺（Mass Reflow，MR）和热压缩工艺（Thermo Compression）。批量回流焊工艺通过在高温下熔化接合处的锡球，将芯片与基板连接在一起。而热压缩工艺则通过向接合处施加热量和压力，实现芯片与基板间的连接。 仅仅依靠凸点无法处理芯片和基板之间因热膨胀系数（CTE）9差异所产生的应力，因此需要采用底部填充工艺，使用聚合物填充凸点间隙，以确保焊点可靠性。填充凸点间隙的底部填充工艺主要有两种：一是后填充（Post-Filling），即在倒片键合之后填充材料；二是预填充（Pre-Applied Underfill），即在倒片键合之前填充材料。此外，根据底部填充方法的不同，可将后填充分为毛细管底部填充（Capillary Underfill，CUF）和模塑底部填充（Molded Underfill，MUF）。毛细管底部填充是在倒片键合后，使用毛细管劈刀沿着芯片的侧面注入底部填充材料以填补凸点间隙；而模塑底部填充则是在倒片键合后，将环氧树脂模塑料作为底部充填材料来发挥填充作用。 9 热膨胀系数（CTE） ：一种材料性能，用于表示材料在受热情况下膨胀的程度。 第五步：模塑 芯片在完成引线键合或倒片键合后，需进行封装，以保护芯片结构免受外部冲击。此类保护工艺涵盖模塑、密封和焊接，但只有模塑工艺适用于塑料封装。模塑工艺使用环氧树脂模塑料，将热固性树脂（Thermosetting Resin）10与多种无机材料混合，封装在芯片、引线等部件周围进行保护，使这些部件免受外部物理性和化学性损害，并可根据实际需求制作成相应的封装尺寸或形状。 10 热固性树脂（Thermosetting Resin） ：一种稳定的聚合物材料，在加热后会发生聚合反应从而硬化并形成聚合物。它主要用于制作环氧树脂模塑料，通过防止热损伤、机械损伤，及腐蚀以保护半导体电路的电子和电气性能。 模塑工艺需在模具中进行。根据传递模塑法（Transfer Molding）的工艺，需要将引线键合连接芯片的基板放置在两个模具上，同时将环氧树脂模塑料片放置在中间，然后施加热量和压力，使固态环氧树脂模塑料熔化为液态，流入模具并填充间隙。但使用传递模塑法工艺也面临一些问题，随着芯片与封装顶部之间的空隙不断变小，使用环氧树脂模塑料等液体很难完成填充；此外，随着基板尺寸越来越大，模具尺寸也需相应加大，同样也加大了使用环氧树脂模塑料填充间隙的难度。 近年来，传递模塑法工艺已达到极致。随着封装内堆叠的芯片数量不断增加，封装厚度逐渐变薄，芯片与封装顶部之间的空隙持续缩小。为了降低制造成本，芯片被大批量加工，基板的尺寸也在不断增大。因此，压缩模塑法（Compression Molding）成为了填充小空隙的解决方案。在压缩模塑法的工艺中，模具中会预先填充环氧树脂模塑料粉末，基板放入模具中后，随后施加热量和压力，模具中填充的环氧树脂模塑料粉末会液化并最终成型。在这种情况下，环氧树脂模塑料会即刻熔化为液体，无需流动便可填充间隙，因此成为了填充芯片与封装顶部之间小空隙的理想选择。 第六步：打标 打标（Marking）是指在半导体封装表面刻印产品信息的工艺，包括半导体类型、制造商，以及客户要求的图案、符号、数字或字母等。这在封装后的半导体产品出现故障时尤为重要，因为标记有助于追踪产品故障原因等。打标既可以使用激光灼烧环氧树脂模塑料等材料来进行刻印，也可以使用油墨压印。 对于塑料封装，必须在封装表面刻印所需信息之前进行模塑。由于激光打标只是简单的刻印行为，所以黑色环氧树脂模塑料通常会作为首选，因为它可以增加标记的易读性。考虑到刻印字符或符号不易着色，因此，在黑色背景上刻印会使标记更加明显。接下来两个步骤是基板封装的最后阶段，也是基板封装和引线框架封装工艺之间的区别所在。 第七步：植球 基板封装中的锡球不仅可以作为封装体和外部电路之间的电气通路，还可提供机械连接。植球工艺是将锡球粘合至基板焊盘的过程。在该工艺的第一步，将助焊剂（Flux）11涂抹在焊盘上，并将锡球放置在焊盘上。然后通过回流焊工艺熔化并粘合锡球，之后清洗并去除助焊剂。助焊剂的作用是在回流焊过程中清除锡球表面杂质和氧化物，使锡球均匀熔化，形成洁净表面。锡球熔化后便会流入基板上覆盖的网板，即可填充网板上的每个孔隙。最后，将基板和网板分离，但因助焊剂具有黏附力，锡球仍然会留在基板上。由于焊盘上预先涂抹了助焊剂，因此锡球会暂时粘合并附着在焊盘上。 11 助焊剂（Flux） ：一种有助锡球附着在铜表面的水溶性和油溶性溶剂。 ▲图6：回流焊工艺的温度曲线（ⓒ HANOL出版社） 通过回流焊工艺，在助焊剂的作用下附着于基板焊盘上锡球会熔化。图6显示了回流焊工艺的温度曲线。在锡球达到熔化温度之前，助焊剂会在吸热区（Soak Zone）被激活，以清除锡球表面氧化物和杂质。当温度高于熔化温度时，锡球会熔化并粘合在焊盘上，但熔化后的锡球不会完全流走。相反，它们会在表面张力的作用下，在除了其与焊盘粘合在一起的金属部分以外的所有区域，形成一个球形。随着温度逐渐下降，锡球会保持其形状并再次凝固。 第八步：切单 切单（Singulation）是基板封装工艺的最后一道工序。即使用刀片将成品基板切割为单独的封装。切单完成后，将封装放在托盘上进行测试，并完成其余步骤。 传统封装工艺组装涉及的各个步骤彰显了精准对齐、最佳电气连接、坚固保护措施以防止外部损坏等要素，这些步骤在封装流程中都是不可或缺的。 来源：skhynix

本篇文章将侧重介绍不同晶圆级封装方法所涉及的各项工艺。晶圆级封装可分为扇入型晶圆级芯片封装（Fan-In WLCSP）、扇出型晶圆级芯片封装（Fan-Out WLCSP）、重新分配层（RDL）封装、倒片（Flip Chip）封装、及硅通孔（TSV）封装。此外，本文还将介绍应用于这些晶圆级封装的各项工艺，包括光刻（Photolithography）工艺、溅射（Sputtering）工艺、电镀（Electroplating）工艺和湿法（Wet）工艺。 扇入型晶圆级芯片封装工艺 在扇入型晶圆级芯片封装中，合格晶圆首先将进入封装生产线。通过溅射工艺在晶圆表面制备一层金属膜，并在金属膜上涂覆一层较厚的光刻胶，光刻胶厚度需超过用于封装的金属引线。通过光刻工艺在光刻胶上绘制电路图案，再利用铜电镀工艺在曝光区域形成金属引线。随后去除光刻胶，并利用化学刻蚀（Chemical Etching）工艺去除多余的薄金属膜，然后在晶圆表面制备绝缘层（Dielectric Layer），并利用光刻工艺去除锡球（Solder Ball）放置区域的绝缘层。因此，绝缘层也被称为“阻焊层”（Solder Resist），它是晶圆级芯片封装中的钝化层（Passivation Layer），即最后的保护层，用于区分锡球放置区域。如没有钝化层，采用回流焊（Reflow Soldering）等工艺时，附着在金属层上的锡球会持续融化，无法保持球状。 利用光刻工艺在绝缘层上绘制电路图案后，再通过植球工艺使锡球附着于绝缘层。植球安装完成后，封装流程也随之结束。对封装完成的整片晶圆进行切割后，即可获得多个独立的扇入型晶圆级芯片封装体。 锡球植球工艺 ▲图1：晶圆级回流焊设备平面图（ⓒ HANOL出版社） 在植球过程中，需要将锡球附着到晶圆级芯片封装体上。传统封装工艺与晶圆级封装工艺的关键区别在于，前者将锡球放置在基板上，而后者将锡球放置在晶圆顶部。因此，除了用于涂敷助焊剂和植球的模板需在尺寸上与晶圆保持一致之外，助焊剂涂敷、植球工艺、回流焊工艺都遵循相同步骤。 此外，回流焊设备采用基于发热板的回流焊方式，如图1所示，而不是涉及运送器的对流热风回流焊方式（Convection Reflow）。晶圆级回流焊设备在不同的加工阶段会对晶圆施加不同温度，以便保持回流焊操作所需温度条件，确保封装工艺流程能够顺利进行。 倒片封装凸点工艺 倒片封装体中凸点（Bump）是基于晶圆级工艺而完成的，而后续工序则与传统封装工艺相同。 ▲图2：倒片封装工艺概览 ▲图3：倒片封装凸点制作工序 由于要确保凸点拥有足够的高度，因此需选用能在晶圆上厚涂的光刻胶。铜柱凸块（CPB）1需要先后经历铜电镀和焊料电镀两道工序后形成，所使用的焊料通常为不含铅的锡银合金。电镀完成后，光刻胶随即被去除，并采用金属刻蚀工艺去除溅射而成的凸点下金属层（UBM）2，随后通过晶圆级回流焊设备将这些凸点制成球形。这里采用的焊接凸点回流焊工艺可以最大限度减少各凸点的高度差，降低焊接凸点表面的粗糙度，同时去除焊料中自带的氧化物，进而保障在倒片键合过程中增加键合强度。 1 铜柱凸块（CPB） ：用于倒片键合的凸点结构，旨在减少凸点间距。铜作为材料，被用于制作铜柱来承上方凸点。 2 凸点下金属层（UBM） ：在倒片凸点下方形成的金属层。 重新分配层封装工艺 ▲图4：重新分配层封装工艺概览 ▲图5：重新分配层形成工序 利用重新分配层封装工艺，在晶圆原本焊盘上形成新焊盘，以承载额外的金属引线，此种工艺主要用于芯片堆叠。因此，如图4所示，重新分配层工序之后的封装工序遵循传统封装工序。在芯片堆叠过程中，每个单独芯片都需重复进行芯片贴装和引线键合这两道工序。 在重新分配层工艺中，首先通过溅射工艺创建一层金属薄膜，之后在金属薄膜上涂覆厚层光刻胶。随后利用光刻工艺绘制电路图案，在电路图案的曝光区域电镀金层，以形成金属引线。由于重新分配工艺本身就是重建焊盘的工艺，因此确保引线键合强度是十分重要的。这也正是被广泛用于引线键合的材料—金，被用于电镀的原因。 扇出型晶圆级芯片封装工艺 在扇出型晶圆级芯片封装工艺中，首先需要在等同于晶圆形状的载片上贴附一层薄膜。切割晶圆后，再按照一定间距将优质芯片贴在薄膜上，接下来对芯片间隔区域进行模塑，以形成新形状。晶圆模塑完成后，载片和薄膜将被移除。随后在新形成的晶圆上，利用晶圆设备创建金属导线，并附着锡球以便封装。最后，将晶圆切割成多个独立封装体。 晶圆模塑 制作扇出型晶圆级芯片封装体时，晶圆模塑是一项重要工序。对于扇出型晶圆级芯片封装件而言，晶圆塑膜需先在芯片上贴附同样形状的晶圆载片，而后将其放置到模塑框架中。将液状、粉状或颗粒状的环氧树脂模塑料（EMC）3加入到模塑框架内，对其进行加压和加热处理来塑膜成型。晶圆模塑不仅是扇出型晶圆级芯片封装工艺的重要工序，对于利用硅通孔（TSV）工艺制作已知合格堆叠芯片（KGSD）4也是无可或缺的工序。本篇文章的后续内容，将对此展开更详细的探讨。 3 环氧树脂模塑料（EMC） ：一种基于环氧树脂或热固性聚合物的散热材料。这种材料可用于密封半导体芯片，以避免芯片受到外部环境因素影响，如高温、潮湿、震动等。 4 已知合格堆叠芯片（KGSD） ：经过测试确认质量良好的由堆叠芯片组成的产品，最好的例子就是 HBM。 硅通孔封装工艺 图6展示了采用中通孔（Via-middle）5方法的硅通孔封装工艺步骤。首先在晶圆制造过程中形成通孔。随后在封装过程中，于晶圆正面形成焊接凸点。之后将晶圆贴附在晶圆载片上并进行背面研磨，在晶圆背面形成凸点后，将晶圆切割成独立芯片单元，并进行堆叠。 5 中通孔（Via Middle） ：一种硅通孔工艺方法，在互补金属氧化物半导体形成后及金属层形成之前开展的工序。 接下来，将简单概括中通孔的基本工序。首先在前道工序（Front-end of Line）中，在晶圆上制作晶体管，如互补金属氧化物半导体等。随后使用硬掩模（Hard Mask）6在硅通孔形成区域绘制电路图案。之后利用干刻蚀（Dry Etching）工艺去除未覆盖硬掩膜的区域，形成深槽。再利用化学气相沉积工艺（Chemical Vapor Deposition）制备绝缘膜，如氧化物等。这层绝缘膜将用于隔绝填入槽中的铜等金属物质，防止硅片被金属物质污染。此外绝缘层上还将制备一层金属薄层作为屏障。 6 硬掩膜（Hard Mask） ：一种由硬质材料而非软质材料制成的薄膜，用于绘制更为精细的电路图案。硬掩膜本身对光线并不敏感，所以需使用光刻胶才能进一步绘制电路图案，以最终实施刻蚀工艺。 此金属薄层将被用于电镀铜层。电镀完成后，采用化学机械抛光（Chemical Mechanical Polishing）技术使晶圆表面保持平滑，同时清除其表面铜基材，确保铜基材只留在沟槽中。然后通过后道工序（Back-end of Line）完成晶圆制造。 ▲图6：硅通孔封装工序（ⓒ HANOL出版社） 使用硅通孔技术制造芯片堆叠封装体时，一般可采用两种类型的封装方法。第一种方法是利用3D芯片堆叠技术的基板封装。第二种方法则需创建KGSD，然后基于KGSD来制作2.5D或3D封装。下文将详细介绍如何创建KGSD，以及如何基于KGSD来制作2.5D封装的过程。 作为利用硅通孔技术制作而成的芯片堆叠封装体，制作KGSD必需经历额外封装工艺，如2.5D封装、3D封装以及扇出型晶圆级芯片封装等，高带宽存储器（HBM）就是KGSD产品的一个典型例子。由于KGSD需经历额外封装工艺，其作为连接引脚的焊接凸点需要比传统锡球更加精细。因此3D封装体中芯片堆叠在基板上，而KGSD中的芯片则堆叠于晶圆上方，晶圆也可以视为KGSD的最底层芯片。就HBM而言，位于最底层的芯片被称为基础芯片或基础晶圆，而位于其上方的芯片则被称为核心芯片。 此方法工序如下：首先，通过倒片工艺在基础晶圆和核心晶圆的正面制作凸点。在制作2.5D封装体时，基底晶圆需要排列凸点，使之能够附着到中介层（Interposer）；相反，核心晶圆上的凸点布局则是有助于晶圆正面的芯片堆叠。在晶圆正面形成凸点后，应减薄晶圆，同时也需在晶圆背面形成凸点。然而，正如前文在介绍背面研磨工艺时所述，需注意在减薄过程中导致晶圆弯曲。在传统封装工艺中，进行减薄之前，可将晶圆贴附到贴片环架上，以防止晶圆弯曲，但在硅通孔封装工艺中，由于凸点形成于晶圆背面，所以这种保护方法并不适用。为解决此问题，晶圆承载系统（Wafer Support System）应运而生。利用晶圆承载系统，可借助临时粘合剂将带有凸点的晶圆正面贴附于晶圆载片上，同时对晶圆背面进行减薄处理。此时晶圆贴附于晶圆载片上，即使经过减薄也不会发生弯曲。 此外，因晶圆载片与晶圆形式相同，因此也可使用晶圆设备对其进行加工。基于此原理，可在核心晶圆的背面制作凸点，当核心晶圆正面及背面上的凸点均制作完成时，便可对载片进行脱粘。随后将晶圆贴附于贴片环架中，并参照传统封装工艺，对晶圆进行切割。基础晶圆始终贴附于晶圆载片上，从核心晶圆上切割下来的芯片则堆叠于基础晶圆之上。芯片堆叠完成后，再对基础晶圆进行模塑，而后进行晶圆载片脱粘。至此，基础晶圆就变成了堆叠有核心晶圆的模制晶圆。随后对晶圆进行研磨，使其厚度达到制作2.5D封装体所需标准，然后再将其切割成独立的芯片单元，以制作KGSD。HBM成品包装后将运送至制作2.5D封装体的客户手中。 晶圆承载系统工艺 晶圆承载系统是指针对晶圆背面减薄进行进一步加工的系统，该工艺一般在背面研磨前使用。晶圆承载系统工序涉及两个步骤：首先是载片键合，需将被用于硅通孔封装的晶圆贴附于载片上；其次是载片脱粘，即在如晶圆背面凸点制作等流程完工后，将载片分离。 图7展示了晶圆承载系统的工艺步骤。首先在晶圆表面涂覆临时粘合剂，使其贴附于载片上；待晶圆背面的加工工序完成后，即可对载片进行脱粘，并去除残留粘合剂，以确保晶圆表面清洁。 ▲图7：晶圆承载系统工序 进行载片键合时，需要注意几个因素：首先，载片键合后的晶圆整体厚度应均匀一致；其次，键合面不应存在空隙，两片晶圆对齐应准确无误；此外还应确保晶圆边缘不受到粘合剂污染，且在处理过程中应尽量避免晶圆发生弯曲。在载片脱粘过程中，还应注意：避免晶圆脱离载片后发生损坏，如边缘剥落（Chipping）7或出现裂纹等；避免粘合剂残留；避免凸点变形。 7 边缘剥落（Chipping） ：芯片或晶圆边角损坏。 在基于晶圆承载系统的封装工艺中，载片脱粘是一个相对复杂且重要的工序。因此，业界已经提出并研发多种脱粘方法，并针对每一种脱粘方法开发出相应的临时粘合剂。典型的脱粘方法包括热技术、激光烧蚀（Laser Ablation）后剥离、化学溶解、机器剥离后化学清洗等。 晶圆边缘切筋工艺 ▲图8：未切筋（上图）与切筋后（下图）的晶圆边缘对比图 如图8上半部分红圈内区域所示，将采用硅通孔工艺封装的晶圆键合到晶圆载片上，经过背面研磨后，其边缘会变得较为尖锐。此种状态下，晶圆后续还将经历光刻、金属薄膜制备、电镀以在背面制作凸点等工序，这些工序会增加晶圆边缘剥落的风险。边缘裂纹可能会延伸至晶圆内部，进而导致后续工序无法进行，最终造成严重的良品损失。为避免此问题，对于采用硅通孔工艺封装的晶圆，在其进行载片键合前，应先对晶圆正面边缘进行切筋并去除修剪部分。如图8下半部分区域所示，将切筋后的晶圆贴附于晶圆载片并对其进行背面研磨时，锋利而凸起的边缘已消失。因此，在后续工序中，晶圆边缘剥落的风险也被消除。在切筋过程中，旋转的晶圆切割刀片穿过晶圆边缘，将指定的边缘区域切除。 堆叠工艺 硅通孔封装工艺中，在晶圆正面和背面形成的凸点均用于键合，以便堆叠。同样地，在倒片键合时，批量回流焊（Mass Reflow）工艺8和热压缩（Thermocompression）工艺9也用于键合。根据堆叠方式的不同，堆叠工艺可分为芯片与芯片（Chip-to-Chip）堆叠、芯片与晶圆（Chip-to-Wafer）堆叠、晶圆与晶圆（Wafer-to-Wafer）堆叠。 8 批量回流焊工艺（Mass Reflow） ：将多个器件按陈列连接到基板上，然后在烤箱等中一起加热，以熔化焊料使之形成互联的工艺。因一次性处理多个器件，所以在这个术语中使用了“批量”这一词。 9 热压缩工艺（Thermocompression） ：对物体进行加热和加压处理，使其进行键合的一种工艺。 使用硅通孔工艺堆叠芯片时，需使用微型凸点。因此，凸点之间的间距很小，堆叠芯片之间的间距也很小，这就是以可靠性著称的热压缩工艺因被广泛使用的原因。然而，热压缩工艺也存在缺点，那就是耗时长，生产率底，因为在键合过程中必然会耗时去加热加压。因此热压缩工艺逐渐被批量回流焊工艺取代的趋势日益明显。 来源：skhynix