原创 谈谈Altera FPGA的配置

2012-12-3 13:02 8027 9 22 分类: FPGA/CPLD 文集: ALTERA FPGA

       不管Xilinx还是Altera,FPGA的配置模式或者方法多样,尤其是Altera器件,什么AS模式、PS模式、FPP模式、AP模式等等。一般逻辑设计者可能不会关心到硬件的设计,但是FPGA的硬件设计者对于FPGA的配置设计是一个基本要求,当然一般不可能要求每个FPGA硬件设计者对每一种配置模式都很熟悉,但是由于每个人的设计习惯、方法以及使用的器件不同从而在产品研发中设计FPGA的加载模式也不一样。这里努力希望集中谈谈每种配置模式,只能尽力去做,希望有这方面经验大侠多多支持。


        1、Jtag模式


        毋庸置疑Jtag模式是大家用的最多的模式,也有少数人不留Jtag模式,比如就留AS模式。这里我的建议的是至少在调试阶段Jtag模式一定要留,不然调试很麻烦,可以在产品定型以后再丢弃Jtag口。特别是在板子上有AS的时候反而可以把AS加载的10针座子丢弃,因为可以通过Jtag口给EPCS啥写程序,这样仅留一个Jtag座子即可。


       2、AS模式


       这个模式很简单,没什么好讲的,记得把模式选择弄好就是了,需要再次提醒的是AS模式中配置芯片可以通过Jtag口将JIC文件直接烧入。


       3、AP模式


        AP模式是我写这篇日志的原因。AP模式只有CycloneIII器件支持,硬件设计连接可以参考CIII的handbook以及Configuration handbook,这里提供一个文档介绍如何将sof转成可以烧写到Flash中的格式以及如何烧写Flash的方法:part1https://static.assets-stash.eet-china.com/album/old-resources/2009/7/27/f39c4feb-a672-43db-aa09-3b2f07e5de39.rar;part2https://static.assets-stash.eet-china.com/album/old-resources/2009/7/27/46160304-89ea-4ea8-b25c-a8b28c31b58a.rar。


       4、PS模式


       这里把PS和FPP一起讲,无非一个串行、一个并行。这两种模式传统使用Altera的Enhance配置芯片或者Processor+Memory这种形式。近期看似乎Altera不打算推他们的Enhance配置芯片了,理由有三:一是Enhance配置芯片本来使用的是通用flash芯片核;二是Enhance配置芯片没有出新的更大容量的芯片(而EPCS系列已经出了EPCS128和EPCS256等大容量配置芯片);三是最新的Altera的选项手册上在介绍配置方式的时候仅介绍了AS(串行)和基于MAXII的并行方式(加PFL)。说到PFL就是MAXII+Flash+FPGA的一种配置方法,其模式是PS或者FPP。这里有Altera的一个AN手册可以看看:


Using the Parallel Flash Loader with the Quartus II Software


http://www.altera.com/literature/an/an386.pdf


       5、其它模式

文章评论13条评论)

登录后参与讨论

用户3801860 2016-4-9 11:05

十分感谢,帮大忙了

用户1867523 2016-3-30 09:04

为什么把芯片换成ep4cgx15bf系列的就不行呢?顺便问一下原理框图中的gxb模块有什么用啊?

用户610368 2015-12-24 21:43

我这没有报错,我是从官网下的例子

用户610368 2015-12-13 11:55

您好,这个工程怎么添加读写接口啊

用户610368 2015-12-13 11:49

这个工程不添加Nios2的情况下,怎么读写数据啊

用户610368 2015-12-12 15:03

你好,这个qsys PCIE工程怎么添加用户接口啊,怎么读写数据啊

用户1721880 2015-6-2 14:55

你好,我在上面的工程时,为什么我编译上面的工程以后会报错啊,谢谢啊?

coyoo 2015-4-28 09:04

整个工程都上传了

用户1826728 2015-4-27 16:09

对了 能不能同时把PLL、GXB的文件发一下,我是个新手,谢谢啦

用户1826728 2015-4-27 15:21

十分感谢
相关推荐阅读
coyoo 2024-12-10 13:28
Cyclone V GX FPGA设计TDC的优化问题
概述 通过前面的研究学习,已经可以在CycloneVGX器件中成功实现完整的TDC(或者说完整的TDL,即延时线),测试结果也比较满足,解决了超大BIN尺寸以及大量0尺寸BIN的问题,但是还是存在一些...
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
coyoo 2024-11-10 13:04
ALTERA Cyclone 10器件的使用-7:FPGA片内RAM资源利用率思考
概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料,由于功能升级增加了功能模块更多,发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题,从代码RTL级与编译软...
coyoo 2024-11-10 12:30
转知乎:幽灵般的人体成像技术-PET
幽灵般的人体成像技术——PET - 知乎...
coyoo 2024-11-09 10:26
AD9633默认情况下调试记录(二)
概述 所谓默认情况,即如器件手册中图2所标示那样。对应AD9633的调试,除了涉及到ADC自身,还需要兼顾前端驱动器,系统中AD9633驱动器使用了差分运算放大器,这里不在赘述,笔者已有相关文章论述。...
我要评论
13
9
关闭 站长推荐上一条 /2 下一条