原创 了解和优化采样数据系统(ADI)(第一部分)-答疑集锦

2012-12-3 12:56 4167 16 17 分类: 模拟 文集: 模拟电子

       参加2009-9-17 ADI公司的“了解和优化采样数据系统”第一部分研讨会,学习一些模拟技术,后期据说还有针对具体设计案例的第二部分,将一些答疑摘抄如下:


1、请问低通和带通滤波分别的作用有什么区别?以及选用时该注意些什么问题?


A:低通滤波是滤除比截止频率高的信号,带通滤波器是滤除选定带宽外的噪声,一般ADC都是选用低通,通信系统里面的有些高频窄带信号需要带通滤波器。


2、ADC的电源去藕电容要用两个不同的电容值,这个电容值怎么确定 ?


A:一般为0.1uF和10uF,您可以参考电容滤波的频谱特性选择,使得最大程度的滤除宽带噪声。


3、ADC基准如何选择?


A:ADC在进行量化时,是以参考源为基准的,因此参考源的精度直接对采样精度构成影响,设计参考源时,即要保证参考源的直流精度,也要考虑参考源的噪声、温漂等 。


4、模数电源之间的隔离用电感还是磁珠? 


A:选用电感还是磁珠,主要是看想滤除电源上的哪一部分噪声,如果想滤除低频噪声,建议选择电感,如果想滤除高频噪声,建议选择磁珠。如果电源本身并没有连接工作在高频的器件,建议采用电感。 


5、为什么数字和模拟部分的供电分开独立供电? 


A:为了降低数字部分对模拟部分的干扰。 


 6、adc的温漂校正只能够软件做吗?硬件电路是否能够补偿?


可以通过硬件电路:通过闭环电路来补偿。但没有软件控制方便。


7、对于产品成本的考虑,滤波器在什么情况下使用?


A:任何情况下ADC前都是要加入滤波器的,您可以加入电容电阻的简单RC滤波器 。


8、怎样确定合适的ADC采样频率和时钟?


A:确定ADC的采样频率,首先确定输入信号的频率及带宽,根据采样定理,采样频率必须大于信号频率的两倍,如果是带通采样,则信号频率要大于信号带宽的两倍以上。根据系统的要求,可以适当选择高一些的采样频率以获取更好的性能。


 9、ADC的前端一般都要采用那些滤波器?


A:低通,带通等等。从实质上也是抗混叠功能。注意与adc驱动的结合。


10、高速ADC测试中,输入信号1MHz,如果想测试THD达到80dB的ADC,是否信号源的THD一定要高于80dB?还是可以用什么替代方法,用THD只有60dB的信号源测试?


A:对的,对于ADC如果不考虑自身对信号的恶化,它只能真实的还原输入信号,不会提高信号的THD。因此要测试高速ADC,必须保证信号源的性能 。


11、ad6644的输出如何阻抗匹配?


A:AD6644是ADC,应该是输入阻抗匹配吧?ADC的输入匹配我们推荐两种方法,1、balun进行无源的阻抗转换;2、差分的运放直接驱动ADC,两种的方法的区别和具体的方案可以参考我们网站:关于宽带ADC前端设计考虑Ⅱ 。


12、对于直流幅值较大的信号(1000V),通常采用电阻电容网络进行衰减,但这会降低仪器的输入阻抗,请问对大信号的采样有没有更好的方案?


A:一般都是用电阻电容分压,你可以在分压之后加一级缓冲。


13、问个简单的问题,AD中的1K是1000次,还是1024次呀?


A:是1000次。


14、请问ADI专家,如何设计ADC前端输入以保护ADC,并保证不会超出输入范围?


A:首先前端的供电电压不要超过ADC的供电,其次可以加入VGA/DGA这样的可控衰减器在ADC抑制输入电压,另外,也可以在输入用分压电阻进行分压。


15、是不是fs>2fa就不会出现信号混叠呢?从而无需抗混叠滤波器呢? 


A:抗混叠滤波器是用来滤除第一奈奎斯特区域以外的噪声信号,所以必须加抗混叠滤波器。以免防止第一奈奎斯特区域以外的噪声镜像回来。


16、主持人好,我想了解下ADC的模拟带宽是什么含义,这个对我选择ADC有什么注意点吗?


A:ADC的输入端为模拟电路(内部存在buffer、采样保持器等),因此当输入信号频率较高时,信号幅度会被衰减,可以简单的理解为一个一阶RC系统,通常我们手册中给的带宽为3dB带宽,即信号被衰减了3dB。在进行ADC选择时,需要根据输入频率的范围选择一个合适模拟带宽的ADC 。


17、高速DAC有没有电压输出的?为什么基本上都是电流输出型的? 


A :电流输出便于外部的传输线阻抗匹配,同时可以提供更好的驱动能力。


18、采样时间和哪些因素有关?


A:采样速率首先要满足奈奎斯特采样定律,不过提高采样速率可以改善信噪比,一般来说采样速率每提高一倍,SNR就能提高3dB。


19、采样率不是越高越好吗?


A:不一定, 采样率的提高, 往往伴随着温升的增加, 对时钟抖动要求更高(和SNR有关), 成本的增加, 等等, 所以要综合考虑.


20、为什么要fs>2fa,理论依据是什么呢?谢谢回答


A:是根据奈奎斯特采样理论:对于一个最大频率的为Fa的信号,为了避免由于混叠导致信号信息的丢失,必须以大于两倍Fa的速率Fs进行采样。当采样速率小于Fa的两倍时,将发生混叠现象。


21、一个周期信号如何确定它的最高频率成分呢?


A:这要看你的信号的形式,如果是正弦波那么就是单音的。如果是方波,那么频率成分其实是无限的,一般情况下会去5次-10次谐波。


22、ADC的内部噪声很不好处理,经常信号被淹没,专家有没有在硬件设计上有好的建议,谢谢  


A:1. 选用低噪音的电源, ADC的电源去藕电容要尽量靠近ADC, 要用两个以上的去藕电容(不同电容值) 2. 一般用一个地层, 不需要分割模拟和数字地, 但要注意模拟和数字器件的摆放位置 3. 采样时钟的抖动,占空比和过冲要满足datasheet和应用的要求.


23、能否具体讲解一下:过采样是如何增加信噪比的?还有就是详细讲一下“欠采样”的概念?我对欠采样不是很清楚,既然它不满足奈奎斯特采样定律,那为什么还要有这种采样那?优势是什么?


A:对于相等位数的ADC其量化噪声总值是不变的,量化噪声会就平均分配到这个带宽中,过采样使得奈奎斯特带宽变宽,从而使得单位hz的噪声也就是造成密度降低,这样SNR就可以提高了。欠采样和奈奎斯特不矛盾,你可以理解为采样频率的N次谐波对其采样,只要信号的带宽不大于1/2的采样频率就可以将其“搬移”到奈奎斯特带宽内。


 


 


 

文章评论1条评论)

登录后参与讨论

coyoo 2015-8-21 08:57

多谢指正,确实贴错了!

用户1136505 2015-8-20 11:23

圖貼錯了! 而且 好像模塊還是有一樣的限制?

用户235330 2009-9-21 16:40

IC渠道网,www.17ic.com 为广大的供应商和采购商提供最真切的服务1512
相关推荐阅读
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
coyoo 2024-11-10 13:04
ALTERA Cyclone 10器件的使用-7:FPGA片内RAM资源利用率思考
概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料,由于功能升级增加了功能模块更多,发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题,从代码RTL级与编译软...
coyoo 2024-11-10 12:30
转知乎:幽灵般的人体成像技术-PET
幽灵般的人体成像技术——PET - 知乎...
coyoo 2024-11-09 10:26
AD9633默认情况下调试记录(二)
概述 所谓默认情况,即如器件手册中图2所标示那样。对应AD9633的调试,除了涉及到ADC自身,还需要兼顾前端驱动器,系统中AD9633驱动器使用了差分运算放大器,这里不在赘述,笔者已有相关文章论述。...
coyoo 2024-11-07 10:40
AD9633默认情况下调试记录(一)
AD9633在旁路SPI接口时如何在FPGA逻辑中确认字边界概述 AD9633与FPGA之间的LVDS接口初调试,ADC可以通过SPI接口对其内部寄存器进行各项配置。在SPI接口未调通之前,对LVDS...
我要评论
1
16
关闭 站长推荐上一条 /2 下一条