原创 了解及优化采样数据系统(第二部分)-答疑集锦

2009-10-20参加part2：

1、请问逐次逼近型ADC的英文缩写是什么？

A：逐次逼近结构的英文是：Successive Approximation Register (SAR) architecture  。

2、我想了解电源噪声可能对ADC信噪比产生的影响如何？消除的手段？

A：一般ADC的外带或者内置的基准源都有电源信噪比这个指标，你可以通过这个指标去估算电源噪声对采样精度的影响。只能通过外加LC滤波来消除电源的噪声和纹波减小影响。

3、你好，采样速率怎样确定？

A：一般采样速率是由系统时钟决定的，有的芯片内部有寄存器可以配置其输出速率，还有的有使能引脚，使能一次，采样一次，一般在手册中都会有明确说明的。

4、DAC中，Vf直接连到电源上可以吗？还是专门用一个参考电压源？

A：DAC的输出精度很大程度上取决于Vref，如果您对精度要求不高，或者电源比较稳定，可以直接接电源。如果系统精度比较高，而电源上的噪声比较大，最好专门使用一个参考电压源。

5、一般采样频率是信号频率的多少倍比较好（既满足来奎斯特，有能有效减少后续处理）？

A：这个要根据系统的要求，过采样可以提高信噪比，降低后续滤波器的要求，允许的话当然越高越好 。

6、电压型ＤＡＣ与电流型ＤＡＣ有什么区别？应用领域有何不同？

A：电压输出型DAC一般直接从电阻阵列输出电压或采用内置运放以低阻抗输出。直接输出电压的器件仅用于高阻抗负载,由于无输出放大器部分的延迟,故常作为高速DAC使用。电流输出型DAC很少直接利用电流输出,大多外接电流- 电压转换电路得到电压输出。

7、请问我们经常看到ADC的动态范围损失精确到零点几个分贝，我们知道多一位采样精度是提高6分贝动态范围，这零点几个分贝是怎么测试出来了的~？

A：也是根据ADC的INL和DNL曲线得到的值。

8、你好，保持电路中，所用的电容有何要求呢？

A：采保电路中的电容大小会与输入信号的频率范围有关。对电容的要求也会和ADC的结构有关，一般来讲，并不太关心电容的绝对精度，而是关心电容的匹配程度。

9、关于AD/DA转换过程中噪声的抑制，除了精确的采样时钟外等传统因素外，对于PCB布局布线有什么特殊要求？

A：比如去藕电容的摆放位置，要尽量靠近电源，信号线不要走在高精度模拟芯片的下面等。

10、“根据信噪比公式：SNR=6.02+1.76dB,可以看出信噪比与ADC的分辨率的关系。 ” 上面回答中如何根据这个公式看出信噪比和ADC分辨率的关系？！

A：SNR=6.02N+1.76dB,公式中的N是指ADC的位数，SNR为信噪比，所以N越大，SNR越高。

11、 如何处理码元转换噪声？

A：码元噪声很难处理。所以最好是从带来这些噪声的源头上注意来减小这种噪声，比如尽量采用低噪声时钟，电源及良好的接地等等。

12、请问专家高速DAC有没有电压输出的？为什么目前基本上采用电流输出型的居多？

A：因为电压输出难以达到很高的速度。所以一般来讲，几兆以上的DAC都是电流型输出的。

13、如果输入的频率高于采样频率会出现什么结果？

A：这要看你的ADC是否支持欠采样，如果不支持，采样信号的幅度可能会变小，这是由于ADC的可能更不上你信号的速度引起的。另外，根据采样定理，会出现fs+/-fc的信号。

14、为什么高速的ADC和DAC模拟地和数字地不建议分开 ？

A：因为，如果只是把模拟地数字地分割，而不能很好地把模拟和数字环路分开的话，会造成面积很大的环路，这高频情况下的影响会很大。