1、Satic Phase Tolerance 相位容差 一般设计5MIL 高速电路会更小； E. Q: W$ T* |3 E; o" u
2、Min Line Spacing 最小线间距，一般是走线到BGA 遇到区域规则时会减小线宽与间距；
4 b% v1 f' D1 A$ |3、Primary Gap 差分的正常间距；3 q4 V; z9 M! {) F6 J5 h9 T
4、PrimaryWidth 差分的正常线宽；$ H* }+ Y" p& P# f( B* f
5、Neck Gap 差分对的最小间距，一般情况和BGA区域的最小线间距一样；
0 r+ V! f8 _# M2 j6、Neck Width 最小线宽，与工艺生产能力相关！
- 上一篇： HardCopy推荐的复位结构-再谈异步复位同步释放
- 下一篇： Allegro的蛇形绕线
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论