原创 同步设计
同步设计的概念
整个系统只有一个时钟，最多还有一些派生时钟。系统中大多存储元件都是时钟沿敏感元件（寄存器），而不是电平沿敏感的元件（锁存器）。
同步系统的时序特点
信号变化都发生在时钟沿（之后的微小时间处），即系统中的动作基本上都是“绑定”在时钟沿上。
信号在敏感的时钟沿之后，可能会有一段不稳定时间，随后将保持一段时间稳定，等待下一个敏感的时钟沿来采样。
- 上一篇： 基于FPGA的TDC设计测试结果
- 下一篇： [博客大赛]PMT能谱测试报告
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论