原创 【博客大赛】基于FPGA的TDC那些事之三大难题

2013-1-8 17:50 4760 24 25 分类: FPGA/CPLD 文集: TDC

基于FPGATDC那些事之三大难题

王敏志

概述

         利用逻辑来实现TDC功能面临几个难题,本文主要探讨其中最重要的三个方面。如何解决这三大难题,其实就是如何在FPGA内实现TDC功能的问题。

 

难题之一

         Logic Cell Delay Time Difference,即逻辑走线延时差异。因为编译器(比如ALTERAQuartus II)会将逻辑“随机”的布局布线到FPGA内部的任何地方,所以逻辑路径不容易被预估。其实这个问题就是如何在FPGA内实现延时链的问题,如果手动布线,那工作量很繁重,而且最终效果还不一定理想。解决的办法就是利用ALTERACascade ChainCarry ChainRegister阵列等。LE具体结构在文章《基于FPGATDC那些事之设计资源LAB》中有详细描述。如图1所示,可以利用LE或者ALM内的那些“链”资源将众多LE“串”起来,从而达到实现延时链的目的。

20130108174940211001.jpg

1:利用逻辑内的“链”将逻辑单元串起来

难题之二

         Delay Time Change With Temperature,即逻辑单元的延时时间会随着温度的变化而变化,其实同时还可能会随着FPGA的供电电压的变化而变化。这个问题,这里不作展开介绍了,详细情况请参看《基于FPGATDC那些事之自动校准》。

 

难题之三

         Bin Width VariationFPGA逻辑实现的Delay Line延时单元的延时时间收敛性不是特别理想,图2是实际测量的结果,延时链上延时单元的延时时间变动范围从二十几皮秒到一百七十几皮秒,故需要进行平滑。

20130108174945973002.png

2:实测延时链BIN

         前面说了图2所示测得的BIN宽一致性(uniformity)不是很完美,需要进一步提高。而且笔者在之前的文章中也大概总结了图2所示BIN宽的规律,即每八个BIN有一个BIN宽到达100ps左右,而每16BIN有一个BIN宽达到140ps左右,剩下的都低于60ps(绝大部分低于40ps),由于这种超大BIN的存在,所以TDC的精度就由这些BIN来决定了,所以精度会很难提高,那么是什么原因造成这种“ultra-wide”的BIN呢?

         《基于FPGATDC那些事之设计资源LAB》一文有介绍LAB的结构,如果是LE组成的LAB,那么是16LE组成一个LAB,其中LAB内部前八个LE和后八个LE之间有一定物理距离;同样ALM组成的LAB有类似的间隔,如图3所示。

20130108174950947003.png

3LAB内部以及LAB之间的间隔

         其实如果我们通过TimeQuest去查看这条延时链的路径的话,会看到类似图2所示的结论的,如图4所示。看第二列的“Incr”时间,和图2中的规律一模一样,只是TQ报告出来的时间比较理想化,除了Ultra-Wide点,其他点都是51ps

20130108174954870004.jpg

4TimeQuest中看到的延时链路径

         回到问题,关键是如何解决这种由于Ultra-Wide造成的这种不一致性呢?有人发明一种叫做“Wave Union”模块利用延时链的不一致性来让其自我切割,从而达到平衡其BIN宽的目的。一般的“HIT”只有一个上升沿,HIT进入链内,假如正好落入Ultra-Wide BINTDC这时候是不会知道HIT在此BIN内的微小移动。有了Wave Union模块,每个HIT会产生多个沿在延时链内传递,可以设计各沿之间的间隔(已知因素),所以当上述情况发生,其他沿就会移出那些小的BIN。所以当信号移动很小距离的时候,就相当于其它一个或多个沿从其原始BIN中移出,如图5所示。使用越多的沿,那么TDC的灵敏度就越高,TDC的精度也就越高。

20130108174959223005.png

5Wave Union理论

         在《基于FPGATDC那些事之精度》一文中笔者给出了自己实测的经过双沿切割之后的测量结果,这里摘录一下,如图6所示。

20130108175004829006.png

6:原始TDCBIN和经过Wave Union平衡后的BIN

结论

    本文着重讨论了使用逻辑实现TDC的三个难题,同时给出了解决这些难题的方法。

文章评论1条评论)

登录后参与讨论

coyoo 2013-1-15 14:33

注:图2以及图6的纵轴的单位是ps. 另,图6的Raw BIN其实就是图2的内容,图6是将图2和经切割后的BIN'进行比较.

用户797749 2008-4-3 21:58

真是佩服啊,大哥!我现在是刚做音频这块IC的业务的,代理2822,2025,4558等,希以后多多请教!我QQ512247854

用户797749 2008-4-3 21:58

真是佩服啊,大哥!我现在是刚做音频这块IC的业务的,代理2822,2025,4558等,希以后多多请教!

用户1335721 2008-3-13 18:32

虽然我是外行,也看得出博主基本功夫扎实,请博主有空联系我,有PCB业务请教,谢谢!

用户1457944 2007-7-6 00:38

看到你的板子真是让我佩服.

刀刻板我就做了两块,都是在学校时做的

一块是2822加音调.

另一个就是简单的吉它失真器.

用的是一断磨尖的钢锯片,用纸包好.

把铜画断后就把它给挑开.但是做得好差.

到了后来就是用PROTEL画的.

之后再也没有做过.

刚才在另一个贴子看到你用的软件没有画PCB的就觉得奇怪,没有想会是用刀刻.

顶!!!!

 

用户1001829 2007-1-22 16:14

你比我起步还早啊!,佩服!有天赋!

用户1001829 2007-1-22 16:13

你的起步比我还早啊!!佩服!你那叫天赋啊!

用户992653 2007-1-9 20:34

顶一个啊~/

用户992653 2006-12-28 18:55

可见博主真的是很刻苦的....

不错哦,精神值得学习~!

相关推荐阅读
coyoo 2023-09-28 09:26
Intel(ALTERA)ECO功能
在老版Quartus II软件中使用ECO的时候,LUT掩码等效的逻辑等式中,各种操作符如下图所示更详细内容可以参考:http://www2.informatik.uni-freiburg.de/~f...
coyoo 2023-09-16 15:07
这个位置约束警告是什么意思?
Warning(23064): Output pin "s" of module instance "primitive_carry:gen[20].mycarry" is not connected...
coyoo 2023-09-14 11:16
Cyclone10GX位置约束问题
这个问题应该从CycloneV时代就开始存在,主要是因为FPGA逻辑资源中LAB模块的位置定义的XY坐标对应的资源有差异。LAB资源的这种差异体现在纵向坐标,即X列。我们在Assignment Edi...
coyoo 2023-09-08 11:21
TOF-PET与Non-TOF-PET
背景:     基于飞行时间技术(time of flight,tof)的正电子发射断层成像(position emission tomography,pet)与传统的p...
coyoo 2023-09-05 16:53
相同RO代码在不同次编译情况下实现的结果差异
同样的RO代码在不同次编译的情况得到不同的编译结果,看图显示:1. 大部分情况获得48个组合环节点2. 偶尔情况下,获得72个环节点如下图所示,这种情况下比上述多占用一个节点,具体原因待查。...
coyoo 2023-09-05 15:05
Quartus Prime Pro如何在代码里插入综合属性
在直接使用ALTERA基础单元的时候,经常遇到编译器会对这些基础单元采取综合优化手段。用户如何使编译软件不采取此手段呢?就是在代码输入的时候,给相关的信号、变量等赋予综合属性。使用Quartus软件很...
我要评论
1
24
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /3 下一条