Altera的QuartusII软件支持用户手动修改设计，一般在设计调试阶段需要更改很小部分的时候可以利用QII软件里的工具ECO来进行手动修改，修改后不需要进行全编译。
笔者在进行基于FPGA的TDC设计时，利用ECO更改PLL以及ALM，大大方便了TDC在调试阶段设计更改（因为可以不断地快速更改，并反复验证）。不过最近遇到一个关于ECO的小问题，虽然没有阻碍整个项目设计的进程，但是没有弄明白，记录与此。
如图1所示，如果将ALUT数据输入端口DATAD的输入信号（*:inst13|inst19）改接到DATAF上，那么F1 LUT Equation应该怎么修改才能保证逻辑功能不变呢？
即：我只是修改某个信号feed进ALUT的路径，但不改变实际逻辑功能。
图1：ALM属性编辑器
其实我的问题是当DATAD端口上的信号转移到DATAF上以后（注意：转移以后需要删除端口DATAD上的信号），如何修改上图右侧的F1 LUT的掩码或者F1 LUT等式（这二者修改一个相互自动更新另一个）才能是原来的逻辑功能不发生改变。
我们知道上述图1中Carryout等式为：“CARRY(((!C&((D)))#(C&(!A)))+(GND)+(CIN))”，那么经过ECO修改后，该等式应该为：“CARRY(((!C&((F)))#(C&(!A)))+(GND)+(CIN))”，即D被F替换。因为只有这样才能保证逻辑功能不发生改变。
而ECO不支持直接修改Carryout等式，所以必须通过修改LUT掩码或者LUT等式来间接达到上述目的。这就是我的问题所在。
其实上述问题还比较简单，经过尝试只需将F1 LUT等式中的“！D”改成“D”，那么SUMOUT和CARRYOUT等式就会自动将其中的“D”更换成“F”。因为LUT等式中的“D”是对应Carryout等式中“F”，如图2所示，而LUT等式中的“！D”对应Carryout等式中的“！F”，如图3所示，F2 LUT等式中的D对应Carryout等式中的F。
图2：LUT等式中“D”对应Carryout等式中的“F”
图3：LUT等式中“！D”对应Carryout等式中的“！F”
而更复杂的应用是ALUT的输入端口上，DATAF和DATAD上都有信号，也即Carryout和sumout等式中同时包含D/！D和F/！F时LUT等式应该如何表示？或者可能这种情况是不是不存在，即不支持？！！！
- 上一篇： 【博客大赛】基于FPGA的TDC那些事之三大难题
- 下一篇： 【博客大赛】ModelSim使用问题一例
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
coyoo 2024-12-10 13:28
- Cyclone V GX FPGA设计TDC的优化问题
- 概述 通过前面的研究学习，已经可以在CycloneVGX器件中成功实现完整的TDC（或者说完整的TDL，即延时线），测试结果也比较满足，解决了超大BIN尺寸以及大量0尺寸BIN的问题，但是还是存在一些...
-
- 比较器检测模拟脉冲说明（四）
- 概述 说明（三）探讨的是比较器一般带有滞回（Hysteresis）功能，为了解决输入信号转换速率不够的问题。前文还提到，即便使能滞回（Hysteresis）功能，还是无法解决SiPM读出测试系统需要解...
-
- 不同ADC采样同一前端模拟信号时转换用时差异分析
- 概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时，采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因，并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
-
- ALTERA Cyclone 10器件的使用-7：FPGA片内RAM资源利用率思考
- 概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料，由于功能升级增加了功能模块更多，发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题，从代码RTL级与编译软...
-
- 转知乎：幽灵般的人体成像技术-PET
- 幽灵般的人体成像技术——PET - 知乎...
-
- AD9633默认情况下调试记录（二）
- 概述 所谓默认情况，即如器件手册中图2所标示那样。对应AD9633的调试，除了涉及到ADC自身，还需要兼顾前端驱动器，系统中AD9633驱动器使用了差分运算放大器，这里不在赘述，笔者已有相关文章论述。...
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
-
返回顶部
-
用户593939 2013-1-28 22:58