本人接触过的IC失效问题不少,也可自吹一下身经百战了。但是今年年初遇到的一个怪事到现在还没明确的结论。挂出来看有没人能帮忙指点一下。
情况是这样的,一个OTP(一次可编程) MCU,中测测试很详尽,成测则比较简单(查一下端口有没问题,做一个ROM插空)。按理这种做法是存在漏洞的,但由于OTP ROM在封装后就不能写数据校验了,也只能这样做。结果发现成测后的“良品”上线时不良率奇高,达到3%。
分析过程就不罗列了,实在是太漫长,其中有1个月是发到台湾某机构去分析,等了1个月后对方很客气的打电话过来说:我们实在是没办法了,还是不要再耽误你的时间了。最后才搞明白,是IC表面3次铝有几根连线被物理性压伤了。由于非常的小,一般用显微镜目检都不一定能注意到。而且奇怪的是损坏的地点很固定,垂直偏差不超过1微米(水平位置有变化),而且坏点刚好落在少数3层铝的位置。封装厂是国内最大的(就不点名了),倒是比较负责,很快给了个8D报告,说是上芯的时候吸嘴上有硅渣,压到IC上把电路破坏了。这个原因粗听挺合理的,但是有一个问题没法解释---为什么坏的地方那么精准? 随后封装厂改进工艺试了一次,结果是没改善。随后考虑的是换材料,连续2次试验都证明,更换另一种材料就可以解决。
但这样问题就来,材料在封装上是很重要,但差的材料导致芯片表面物理性损伤?既然是材料问题,假设是有腐蚀性之类的原因,为什么像长眼睛了一样损坏固定的位置?再说,IC表面钝化层很厚的,也不太会有腐蚀性的问题。应力损坏听起来比较合理,但IC封装后没经过高低温的老化,直接用就有这个问题了,有怎样的应力会导致局部一点的损伤?电损伤更是不可能的,烧毁的痕迹可以很容易看出来,而这次是明显的物理性压伤。
总之,换了材料问题是解决了,但为什么会出问题,封装厂前后给了我3个8D报告,但至今也没能拿出一个令人满意的答复。
最好你查一下它们的生产纪录,因为我觉得他们可能会在生产的时候,尤其是在die bond,wire bond的时候,做一个很大数目得lot,然后在做完mold之后再分批,这样做工厂会节省品种切换成本,可是一旦有麻烦,就说不清了。这种失效,肯定是外力的施加引起,整个工序中,能施加外力的地方不是很多,注意排查的话,die bond的嫌疑最大(包括吸嘴,垫块等),其他的工序基本不会产生这种缺陷。有照片不? 如果不是很保密地话大家看一看,这个缺陷很多人都碰到过,
兄弟,你可以看看封装工厂的die bond参数,包括顶起针和锡嘴,这种情况一般是die bond的时候参数设置不好导致的,钝化层对于die bond造成的损伤防止不是很好,因为如果吸嘴表面有硅渣,对于die 来说,就如同一个钢板(表面硬处理)被一个针扎,应力会渗入到里面。对于die来说,因为本身的结构,他会有一个容易损伤的层,所以你总是能在那一层看到就不奇怪了。如果接近die的边缘,那么wire bond也需要考虑,因为wire bond的时候如果磨具有什么平面度不良,也会造成类似的损伤。但是几率会集中在几个位置。
有的弟兄说到的同一批次发现在相同位置发现的不良,那就是因为一般来说代工厂每个Lot(换完硅片)都会teach一次参数(Die bond) ,这样,顶起针顶起位置旧固定了(相对于die) 如果这个时候恰好有个硅渣附着在吸嘴上,可以想象会发生什么。等到下一个lot,换个吸嘴或者重新teach,就没有了或者位置变了。
用户1378806 2010-3-1 21:58