用户111218
文章：7 阅读：24291 评论：7 赞：29
好友 私信 个人主页

原创 时序不满足

2007-11-7 15:27 2856 2 2 分类: FPGA/CPLD
    对于时序不满足这种情况，多数还是在逻辑中找原因。我用了全局时钟，而不是用分频器产生的时钟，上面那个警告就自然消失了。也许有更好的办法，这可能只是最笨的一种办法了。呵呵，用了不少的资源。
    还要多学习，多实践。

写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户111218
文章：7 阅读：24291 评论：7 赞：29
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
2
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文