原创 我的毕业设计--存储示波器

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />整个系统采用FPGA Cyclone 2C5芯片，在内嵌NIOS II，进行算法的处理，和显示采用320*240液晶进行显示。整个电路还包括前端信号处理部分，AD器件采用TLC5510,整个系统在程序上采用实时显示，和插值显示。

插值部分采用正统插值，由于整个系统在触发信号，做得不是很好，有点延时，所以在正统插值上，显示出来的波形不是很好看（只有在正弦信号时，显示的波形会好点，方波信号插值显示出来就很丑了）。插值算法采用查表的方法，曾经试过用计算的方法，这样计算量太大，整个系统显示一次波形要花很多时间。

   由于个人能力有限，整个系统做得很粗糙，只能用来学习用用。跟现在的数字示波器相比，功能太过简单了。

    这个系统的设计，从开始到完成，想想也花了两个多月时间了，虽然中间有停过一段时间。但是设计这样一个系统也是对自己一个考验吧。

    经过实践证明，发现国内的一些论文，像插值算法，没有经过真正系统实践过，太过理想化。那些算法是可以的，我也试过用一个正弦波数组进行插值，仿真出来的波形是很漂亮，只要用5个点就可以了。但是真正用到一个系统时，就会出现很多问题。

     在写液晶驱动上也花了好多时间，由于FPGA是3。3V供电，整个液晶工作得不是很理想，在写寄存器有点小BUG，一下子找不出原因。

    在电平匹配上要注意下，这个可以认真看下手册。工作后，花了一天的时间用心看了下手册，发现里面对IO的说明讲得很详细，如何让IO口匹配5v电平。代码暂不公开，整个程序写得比较乱。后面调试时改动很多。