原创 他和它的故事 之 Verilog HDL 整数乘法器

目录：

第一章 整数乘法器

1.01 整数的概念

1.02 传统乘法的概念

实验一：传统乘法器

1.03 传统乘法器的改进

实验二：传统乘法器改进

1.04 补码君存在的意义

1.05 Booth 算法乘法器

? 实验三：传统乘法器改进

1.06 笔者情有独钟的步骤 i

1.07 Booth 算法乘法器的改进

实验四：Booth 算法乘法器改进

1.08 LUT 乘法器

实验五：基于 Quarter square 的查表乘法器

1.09 Modified Booth 算法乘法器

实验六：Modified Booth 乘法器

1.10 Modified Booth 乘法器 ·改

实验七：Modified Booth 乘法器 ·改

总结

=================================

整数乘法器，估计很多朋友都需要吧？
网上有很多信息和实例，都非常不给力~所以就自己编辑一本笔记了。
（那些打着“专业”的网站的文章内容，真的非常不给力，不知道那些信息从哪里转帖过来，而且专不全）。

还有一点，我不得不吐槽的是国内的网站，就连百度百科也有 粗大的BUG ....
资料来源，最多还是英文网站，和博客，还有一些鸟文的课文。
但是资料大多数都是集成电路有关，Verilog HDL 方面真的少之又少。

苦了自己，用大量的时间和精神来编辑 ...
这方面的资料真的很罕有，尤其是以中文作为语言。
这本笔记好不好，自己看着办吧，总比没有来得强。

=================================

下载