原创 Modelsim中使用tcl语言提高设计效率

2009-9-16 23:30 3213 9 9 分类: FPGA/CPLD

以前用Modelsim做仿真只是简单的几行代码,简单的添加几个信号,每次都是用GUI进行操作,虽然早就听说过用tcl可以做到设计自动化,可是也许是没有需求所以也没有想到去用


最近随着工程的增大,有时候进行一次仿真,添加要查看的信号就要找好久,而且还要点各种按钮完成各种操作,感觉完全是浪费生命啊,所以想到用tcl来代替GUI繁琐的操作。


由于我也是刚开始用tcl,所以也只是用一些简单的功能,不过已经可以感觉到比用GUI方便多了。下面就把我常用的几个tcl语句总结一下。


下面是我从自己用的一个.do文件中摘出来的一部分:


# open the wave window


view wave                   #打开波形窗口


 


# because some files in the libarary "cyclone_iii" will be used ,so we should include the following sentence


vsim -L D:/Modeltech_6.0/cyclone_iii work.SDR_tb             #指定之前编译好的第三方库文件


 


# add signal                         #向波形窗口添加信号


add wave sim:/SDR_tb/rck


add wave sim:/SDR_tb/gck


add wave sim:/SDR_tb/rst



add wave sim:/SDR_tb/TOP_FILE_INST/MSK_DEMOD_TOP_INST/bit_syn_inst/fenpin_state


add wave sim:/SDR_tb/TOP_FILE_INST/MSK_DEMOD_TOP_INST/bit_syn_inst/shift_bit


add wave sim:/SDR_tb/TOP_FILE_INST/MSK_DEMOD_TOP_INST/bit_syn_inst/bit_edge


?


run 20us              #运行20us


然后保存为一个.do文件,这样每次只要在transcript窗口输入do xxx.do,就能完成许多步GUI操作才能完成的操作。


当然TCL语言的功能强大,这里只是用到简单的几句,其他功能还有待以后继续探索,希望这些能够对像我一样刚开始使用TCL的初学者有一点帮助。

文章评论0条评论)

登录后参与讨论
我要评论
0
9
关闭 站长推荐上一条 /2 下一条