原创 Quartus II中图形与HDL输入法混用时,文件的保存原则

2008-3-5 22:26 6917 8 9 分类: FPGA/CPLD

Quartus II中取舍相互关联的文件的一个原则:如果文件之间有父子关系,那么只需要保留父文件,一定不要保存子文件,可以在获得父文件后用Quartus II中的文件转换工具生成对应的子文件。 riple


比如:由.v文件可以生成.bsf文件,.bsf文件可以用来更新上一层.bdf文件中的模块属性,只有模块的属性与.v文件一一对应时编译才会正确。.bdf文件中的模块可以直接用来更新下一层对应.v文件的端口属性,但是.v文件只有通过.bsf文件才能更新上一层.bdf文件中模块的端口属性。用公式表示为: riple


(1) .bdf -> .v  riple


(2) .v -> .bsf -> .bdf  riple


由这组公式可以看出:.v与.bdf是一一对应的,.bsf是中间文件,即.v的子文件。如果修改了.bdf文件中的模块属性,用公式(1)更新了.v文件,这时.v与.bdf文件中的模块一致,但是.bsf文件过时,与.v文件和.bdf文件都不匹配。如果保存了这样的三个文件,由于.bsf文件不参与编译,在编译过程中不会报告任何问题;但是,如果在很久以后的某个时刻执行了公式(2)的后半部分,用过时的.bsf文件更新了.bdf文件中的模块端口,就会造成.v文件与.bdf文件中对应模块的失配,产生编译错误。 riple


 


相关链接:QuartusII文件的管理--如何建立一个最小工程 riple

文章评论3条评论)

登录后参与讨论

用户377235 2013-1-17 13:19

你好,我是个新手,请问一下假如一个工程,我先用verilog语言设计,在用原理图设计输入,原理图和verilog设计的不是同一个模块,quartus II会编译哪一个?

用户128451 2009-1-8 17:26

riple的Blog写得很好,我每次进来都会有收获哦,谢谢riple!请问在altera 网站上能下载到FPGA设计的视频教程吗?

用户1109524 2008-3-6 15:32

学习了!
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
3
8
关闭 站长推荐上一条 /2 下一条