原创 学点儿验证——断言验证的优点

2008-3-9 12:15 5640 12 8 分类: FPGA/CPLD

下面列举了在设计中使用断言监控器的优点。


设计者的规范性


设计者在设计里加入断言时,会要求自己更仔细地检查设计和提取出来的特征。


可观察性


在设计里增加断言监视器可使设计更利于观察。


可进行形式验证


断言对应于形式验证工具里的特征。设计里插入断言监视器后可以用形式验证工具对其进行验证。


可执行的注释


断言监视器可以看成是对设计特点的说明或对行为的注释。这些注释在行为违约时产生相应的信息。


包括设计描述和测试进程的设计


插入了断言监视器的设计在一个Verilog模块里同时包含了设计描述和测试程序。


——摘自《Verilog数字系统设计——RTL综合、测试平台与验证(第二版)》P152


 


Improved error detection


Improved error isolation


Improved error notification


Reduced debug time—up to 50%


Improved (IP) integration through correct usage checking


Improved verification efficiency through specification


Improved communication through documentation


——摘自Assertion-based Design (2nd Edition)

文章评论0条评论)

登录后参与讨论
我要评论
0
12
关闭 站长推荐上一条 /2 下一条