原创 (多图) 半导体器件的电气过应力和静电放电故障——第三部分

2015-3-14 20:40 2666 26 26 分类: 模拟
遭受ESD应力的IC有着明显的故障特征。高电流会融化半导体结构的不同区域(ESD-HBM),而高电场则会破坏电介质(ESD-CDM)。ESD引发的最常见故障模式就是输入/输出引脚处漏电或电阻短路,通过测试台或ATE测试检测现场返修的产品就能发现这种情况。其它故障模式包括高关闭电流(IDDS)、供电电流(IDD)和无输出等开放引脚。开路和短路可通过I-V曲线跟踪测试台观察到。内部电路损坏检测则需要高级故障分析技术。在本节中,我们将详细介绍ESD/EOS损坏器件的电气和物理分析。 HBM和CDM代表不同的EOS类型。EOS和ESD可以多种方式损坏半导体器件。大多数EOS和ESD造成的故障都跟以下故障机制有关: ● 热损坏或燃烧金属化 ● 氧化物或电介质击穿 ● 接触损坏或结点损坏 热损坏 热损坏是一种EOS和ESD机制。由于EOS-ESD事件中生成大量热量,金属导体或电阻接头熔化。作为保险丝的金属线熔化变成开路。EOS、ESD-HBM事件中会观察到金属熔化。不过,如果导体膜较厚,金属会部分熔化,可能影响器件的功能。如果金属线电阻为R,电流为IESD,那么产生的功耗为P=I2ESD*R。当局部热量造成温度上升到金属线的熔点时,就会出现金属熔化。以下给出了一些EOS和ESD-HBM的实例。 在图7中,器件的引脚至引脚I/V曲线没出现短路、开路等不正常情况,但取下后SEM出现燃烧金属化。


图7:EOS造成的燃烧金属化图示
图7:EOS造成的燃烧金属化图示

分页导航

第1页:热损坏

第2页:氧化物或电介质击穿(MM)

第3页:氧化物或电介质击穿

第4页:接触毛刺或结点损坏

系列文章

半导体器件的电气过应力和静电放电故障——第一部分

半导体器件的电气过应力和静电放电故障——第二部分


《电子技术设计》网站版权所有,谢绝转载 氧化物或电介质击穿 氧化物击穿可分为软击穿或硬击穿。软击穿是指电介质上的高电阻电流路径,而硬击穿是指电解质层上的高传导性路径。在氧化物软击穿中,器件仍能良好工作,晶体管性能不会发生很大变化。这时会发现漏电情况比正常器件略高,但仍可能在数据表限制范围以内。在氧化物硬击穿中,器件无法工作,从栅极到通道形成电流路径,晶体管被破坏。 栅氧化层损坏是ESD事件中最常见的。栅氧化层击穿取决于氧化物的厚度、偏置电压、氧化物材料的击穿电压、氧化物膜的均匀度和粗糙度等。如氧化物膜有尖锐边缘,那么感应电场会高度集中在边缘上,很可能被击穿。 假设氧化物层厚度为100A0而氧化物层上的电压为3.3V,那么氧化物层上的平均电场计算如下:E=V/Tox

分页导航

第1页:热损坏

第2页:氧化物或电介质击穿(MM)

第3页:氧化物或电介质击穿

第4页:接触毛刺或结点损坏

系列文章

半导体器件的电气过应力和静电放电故障——第一部分

半导体器件的电气过应力和静电放电故障——第二部分


《电子技术设计》网站版权所有,谢绝转载 氧化物或电介质击穿 电介质材料二氧化硅的击穿电场为11x106V/cm。如氧化物厚度减为50A0,E=6.6x106V/cm且电介质间的电场增加,就会趋近于击穿。如V为常量不变,E.Tox=常量,这是一个双曲线方程式(XY=C)。图8给出了电场和氧化物厚度的曲线。


图8:电场和氧化物厚度


图9:(a)ESD脉冲前的栅氧化层、(b)受到破坏的氧化物形成的细丝和(c)V>VB电介质短路等原理图

氧化物击穿有以下机制:氧化物层上的电压超过氧化物(电介质)的击穿电压(V>VB),这样栅氧化层会被击穿,氧化物层上形成较低电阻或传导路径。由于电流流过路径的电阻减小(氧化物或电介质击穿),会出现电介质的局部升温。由于局部温度较高,传导位置熔化,形成细丝,进而导致电介质上的金属层短路,如图9所示。氧化物击穿是CDM的主要击穿机制。


图10:栅氧化层破裂

图10给出了ESD-CDM事件中出现氧化物破裂的情况。在故障部件中,测试台没有观察到输出。在电隔离情况下,振荡器电路的参考输入引脚处观察到高漏电。振荡器模块的参考输入引脚电容处也检测到热点。 图11显示了没有观察到输出的晶体振荡器的ESD损坏情况。测试台(I-V曲线跟踪)显示OE(输出启用)引脚处有4.3mA的漏电。故障点隔离用Hamamatsu emission/OBIRCH显微镜检查实现,将问题局部化。在故障引脚的输入电路上检测到热点。随后采用等离子/化学蚀刻进行物理分析发现emission microcopy识别的热点区域存在引脚孔。


图11:I-V曲线跟踪、热点和引脚孔的图示

分页导航

第1页:热损坏

第2页:氧化物或电介质击穿(MM)

第3页:氧化物或电介质击穿

第4页:接触毛刺或结点损坏

系列文章

半导体器件的电气过应力和静电放电故障——第一部分

半导体器件的电气过应力和静电放电故障——第二部分


《电子技术设计》网站版权所有,谢绝转载 接触毛刺或结点损坏 接触毛刺或结点损坏是指p-n结点因ESD事件造成的焦耳热效应损坏。当芯片加热后,共价键被破坏并生成电荷载体,而芯片的电阻率和热传导性随着温度升高而降低。


图12:接触损坏的SEM图

ESD脉冲作为一个电流源。当ESD脉冲突然施加到芯片上时,会加热不均匀。局部区域在绝热条件下加热,较高电流提升结点温度,并超过芯片的熔点,从而造成结点熔化。图12显示ESD造成的接触损坏。ESD产生的能耗引起接触毛刺或结点损坏,其计算如下: 在绝热条件下,ESD事件产生的能量等于结点吸收的能量:Q1=Q2 其中,

假设Q1=Q2

Csp=具体热容量,ρ=密度,T0=初始温度 如果T≥Tm(熔点),那么就会出现结点熔化。 Wunsch & Bell模型采用以下热扩散方程式,这是描述结点击穿的最常用模型。在此模型中,结点击穿现象由脉冲宽度和器件施加的功率密度决定。

其中,P=以瓦特为单位的故障功耗,A=以平方厘米为单位的面积,Cp=以J/gcm-K为单位的热容量,ρ=以g/cm3为单位的密度,κ=以W/cm-K为单位的热传导,t=矩形脉冲宽度,Tm=结点熔化温度,而T0=初始温度。 以上方程式说明了温度、ESD脉冲电压、故障功率和材料熔点之间的关系。 参考文献 1、静电放电:了解、仿真和解决ESD问题,M. Mardiguian,Wiley出版。 2、步行充电,Compliance Engineering杂志,2011年3月/4月刊,Niels Jonassen。 3、静电放电(ESD)教程,Ata Khan编写的白皮书,赛普拉斯半导体公司,www.cypress.com/?docID=35736 4、面向高级CMOS技术的ESD保护电路,Jung-Hoon Chun,2006年。 5、静电放电保护,Fei Yuan,加拿大瑞尔森大学,2012年。 6、电气测试造成的器件损坏调查,Rosa Croughwell和John McNeill,伍斯特理工学院。 7、半导体器件的静电放电概述,James E. Vinson和Juin J. Liou,1997年。 8、高速混合信号电路的静电放电保护电路,Hossein Sarbishaei,2007年。 9、www.esda.org/documents/FundamentalsPart1.pdf 10、www.analog.com/static/imported.../eos_esd_chapter_091400b_103.pdf 11、超薄电介质膜在静电放电应力下的击穿电压,Hao Jin等,《应用物理》杂志,110,054516(2011年)。 12、非芯片器件的静电放电和电气过应力故障,Yu-Chul Hwang,2004年。 13、电气过应力,www.cypress.com/?docID=20619

分页导航

第1页:热损坏

第2页:氧化物或电介质击穿(MM)

第3页:氧化物或电介质击穿

第4页:接触毛刺或结点损坏

系列文章

半导体器件的电气过应力和静电放电故障——第一部分

半导体器件的电气过应力和静电放电故障——第二部分


《电子技术设计》网站版权所有,谢绝转载

文章评论0条评论)

登录后参与讨论
我要评论
0
26
关闭 站长推荐上一条 /2 下一条