布线上的注意事项
布线方向和角度
本人设计中的定义
走线：元件引脚间的连线，名词。
布线：布置走线，动词。
一般来说，各层的走线以x方向和y方向交叉分布
各层共通的电气走线的连接靠连接孔来实现。
连接孔的使用以尽可能少为原则。
因为连接孔使用的越多，电路板制作时产生的不良品比例越多。
走线的角度影响制作电路板的质量。小于90度时，容易产生断线，通电时容易产生杂波。
T型布线时，尽可能地进行铜箔补强。
带有诱导负荷的电路
例如有些电路因为使用了继电器等，带有诱导负荷。
继电器里有线圈，在电流通过时，起到了阻流的作用，相当于电阻。
虽然电路设计上通常会采用二极管和电容器来吸收一部分尖峰杂波(spike noise)
但对于数ns的杂波来说，就起不到保护作用了，虽然这种杂波对IC起不到破坏作用
但是，会导致CMOS输入的误动作。这个时候，只要在发生源的二极管两边加入0.1μF的电容，就可以从源头杜绝这种现象了。
IC未使用引脚的处理
IC未使用引脚必须接地或接入电源。否则有可能导致IC发热，或者抗干扰能力减弱。
网络电阻
对于地址总线应用上拉电阻连接到网络电阻时，走线相互平行状态比较好布线。但是其他信号线使用上拉电阻时，最好使用其他的电阻，远离总线。
走线长度
高速电路中，走线的长度最好在100mm以下，非高速电路中，走线长度最好在200mm以下。
连接器的布线
从连接器开始布线，元件和连接器集中放置，尽量不使用连接孔来布线。
与连接器的走线尽量从焊接面开始布线。如果从表面布线，走线在连接器的下面，一旦出现不良，无法判断是否出现断线。
走线与相邻焊盘之间最好保持在0.5mm以上，防止制作电路板时，因为距离太近出现短接。
多引脚连接器的布线
使用多引脚连接器的时候，要同其他IC保持一定的距离。如果太近，布线时又不太理想的情况下，就会使用大量的连接孔。这样，就没有其他布线的空间了。
先整理好走线的方向
这样表面的纵线和焊接面的横线就分离的比较清晰了。留有一定的空间，不会影响其他的布线。
实际布线时，应该没有这么大的空间，可以布线得更紧凑，漂亮些。大家有时间可以试一试。
时钟布线
为了防止动作不安定。布线需要尽可能短，50mm以下可以防止杂波和其他问题的发生。
CPU周边的布线
CPU周边指CPU，总线缓冲器，存储器的集中。
总线缓冲器电路通常在CPU和存储器的中间。
如果只是单纯地放置元件。走线纵横交错，会影响布线效率。
这个时候，将CPU与总线缓冲器和存储器错开一些。将走线整理好，会有效提升布线效率。
元件的放置使布线的效率降低。
将U1与其他IC稍微错开一些，就可以减少对其他元件间横纵布线的影响。
介于本人专业水平有限，难免有错误以及疏漏。还请大家阅读后给予批评和建议。
布线方向和角度
本人设计中的定义
走线：元件引脚间的连线，名词。
布线：布置走线，动词。
一般来说，各层的走线以x方向和y方向交叉分布
各层共通的电气走线的连接靠连接孔来实现。
连接孔的使用以尽可能少为原则。
因为连接孔使用的越多，电路板制作时产生的不良品比例越多。
走线的角度影响制作电路板的质量。小于90度时，容易产生断线，通电时容易产生杂波。
T型布线时，尽可能地进行铜箔补强。
带有诱导负荷的电路
例如有些电路因为使用了继电器等，带有诱导负荷。
继电器里有线圈，在电流通过时，起到了阻流的作用，相当于电阻。
虽然电路设计上通常会采用二极管和电容器来吸收一部分尖峰杂波(spike noise)
但对于数ns的杂波来说，就起不到保护作用了，虽然这种杂波对IC起不到破坏作用
但是，会导致CMOS输入的误动作。这个时候，只要在发生源的二极管两边加入0.1μF的电容，就可以从源头杜绝这种现象了。
IC未使用引脚的处理
IC未使用引脚必须接地或接入电源。否则有可能导致IC发热，或者抗干扰能力减弱。
网络电阻
对于地址总线应用上拉电阻连接到网络电阻时，走线相互平行状态比较好布线。但是其他信号线使用上拉电阻时，最好使用其他的电阻，远离总线。
走线长度
高速电路中，走线的长度最好在100mm以下，非高速电路中，走线长度最好在200mm以下。
连接器的布线
从连接器开始布线，元件和连接器集中放置，尽量不使用连接孔来布线。
与连接器的走线尽量从焊接面开始布线。如果从表面布线，走线在连接器的下面，一旦出现不良，无法判断是否出现断线。
走线与相邻焊盘之间最好保持在0.5mm以上，防止制作电路板时，因为距离太近出现短接。
多引脚连接器的布线
使用多引脚连接器的时候，要同其他IC保持一定的距离。如果太近，布线时又不太理想的情况下，就会使用大量的连接孔。这样，就没有其他布线的空间了。
先整理好走线的方向
这样表面的纵线和焊接面的横线就分离的比较清晰了。留有一定的空间，不会影响其他的布线。
实际布线时，应该没有这么大的空间，可以布线得更紧凑，漂亮些。大家有时间可以试一试。
时钟布线
为了防止动作不安定。布线需要尽可能短，50mm以下可以防止杂波和其他问题的发生。
CPU周边的布线
CPU周边指CPU，总线缓冲器，存储器的集中。
总线缓冲器电路通常在CPU和存储器的中间。
如果只是单纯地放置元件。走线纵横交错，会影响布线效率。
这个时候，将CPU与总线缓冲器和存储器错开一些。将走线整理好，会有效提升布线效率。
元件的放置使布线的效率降低。
将U1与其他IC稍微错开一些，就可以减少对其他元件间横纵布线的影响。
介于本人专业水平有限，难免有错误以及疏漏。还请大家阅读后给予批评和建议。
师夷长技以制夷
--魏源
-------------------------------------------------------------------------------------------
电路板设计入门 第十五天 记 20180715
电路板设计入门 第十七天 记 20180726
电路板设计入门 第十五天 记 20180715
电路板设计入门 第十七天 记 20180726
- 上一篇： Linux标准教科书第四版 180716
- 下一篇： Linux标准教科书第四版 180719
92mey 2018-8-30 08:52
用户3880034 2018-7-24 10:34
我不知道您在设计电路板时是怎样的流程。
本人的经验如下:
因为本人所在公司电路设计与电路板设计是分开的。
原则上来说本人是完全依据电路图来设计电路板的，无权自行修改电路图的设计。即使有些电路图中没有设计电源的情况下，按照错误的电路图，设计出电路板的例子也是有的。
对于电路图中IC未使用引脚被隐藏，或出现重大设计错误的。
通常需要和电路设计者进行沟通：
方式1，将疑问完全抛给电路设计者，解决以后再继续进行电路板设计。
方式2，比如对未接线引脚的处理等一些电路板设计中需要注意，或必须解决的问 题，提出建议，供电路设计者参考，修正。
92mey 2018-7-24 09:01
用户3880034 2018-7-23 19:08
92mey 2018-7-23 17:38
92mey 2018-7-23 17:37
用户3880034 2018-7-23 14:37
用户3880034 2018-7-23 14:27
92mey 2018-7-23 13:58