原创 【博客大赛】学习笔记——脉冲信号跨时钟域同步问题

2012-4-16 10:09 2551 20 22 分类: FPGA/CPLD

最近一直忙于TDD LTE RRH2.6g CPRI压缩的测试,每天忙碌到很晚。我今天回想起来,竟也觉得没留下什么深刻的印象,不知道是不是没有因为记录的习惯。那么从现在开始,像HOKI学习,坚持写笔记,先从最简单的开始吧,我想总有一天记录的笔记也会看起来不那么简单的!

今天先写一个关于脉冲信号跨时钟域同步的问题吧。

问题:上行测试,RRH测发送数据给BBU,cpri工作于slave模式,245.76MHZ时钟域的CPRI压缩模块的输入信号:10ms帧头来自cpri的恢复帧头(122.88MHZ时钟域)rx_bfn_head,该信号在122.88MHZ的时钟域下只有一个时钟周期的脉冲,如何转换至245.76MHZ的时钟下,也是一个时钟周期的脉冲?

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

用户1520211 2012-5-5 02:47

学习一下

Hoki 2012-4-15 09:50

可以参加一下【博客大赛】呀,这样就更加有动力了^_^
相关推荐阅读
用户408415 2012-05-03 16:10
verilog之generate的使用
Verilog-2001添加了generate循环,允许产生module和primitive的多个实例化,同时也可以产生多个variable,net,tash,function,continous...
我要评论
2
20
关闭 站长推荐上一条 /3 下一条