最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户59811
文章：19 阅读：142158 评论：14 赞：218
好友 私信 个人主页

原创 典型ASIC设计主要流程

2006-11-9 08:43 5672 11 12 分类: 通信
典型ASIC设计主要流程
　　    典型ASIC设计具有下列相当复杂的流程：
　　    1) 、结构及电气规定。
        2）、RTL级代码设计和仿真测试平台文件准备。
　　    3）、为具有存储单元的模块插入BIST(Design For test 设计)。
　　    4）、为了验证设计功能,进行完全设计的动态仿真。
　　    5）、设计环境设置。包括使用的设计库和其他一些环境变量。
　　    6）、使用 Design Compiler工具,约束和综合设计,并且加入扫描链（或者JTAG）。
　　    7）、使用 Design Compiler自带静态时序分析器,进行模块级静态时序分析。
　　    8）、使用 Formality工具,进行 RTL级和综合后门级网表的 Formal Verification。
　　    9）、版图布局布线之前,使用PrimeTime工具进行整个设计的静态时序分析。
　　    10）、将时序约束前标注到版图生成工具。
　　    11）、时序驱动的单元布局,时钟树插入和全局布线。
　　    12）、将时钟树插入到DC的原始设计中。
　　    13）、使用  Formality,对综合后网表和插入时钟树网表进行 Formal Verification。
　　    14）、从全局布线后的版图中提取出估算的时间延时信息。
　　    15）、将估算的时间延时信息反标注到Design Compiler或者 Primetime。
　　    16）、在Primetime中进行静态时序分析。
　　    17）、在Design Compiler中进行设计优化。
　　    18）、设计的详细布线。
　　    19）、从详细布线的设计中提取出实际时间延时信息。
　　    20）、将提取出的实际时间延时信息反标注到Design Compiler或者Primetime中。
　　    21）、使用Primetime进行版图后的静态时序分析。
　　    22）、在 Design Compiler中进行设计优化（如果需要）。
　　    23）、进行版图后带时间信息的门级仿真。
　　    24）、 LVS和DRC验证,然后流片。

 
典型ASIC设计主要流程
　　    典型ASIC设计具有下列相当复杂的流程：
　　    1) 、结构及电气规定。
        2）、RTL级代码设计和仿真测试平台文件准备。
　　    3）、为具有存储单元的模块插入BIST(Design For test 设计)。
　　    4）、为了验证设计功能,进行完全设计的动态仿真。
　　    5）、设计环境设置。包括使用的设计库和其他一些环境变量。
　　    6）、使用 Design Compiler工具,约束和综合设计,并且加入扫描链（或者JTAG）。
　　    7）、使用 Design Compiler自带静态时序分析器,进行模块级静态时序分析。
　　    8）、使用 Formality工具,进行 RTL级和综合后门级网表的 Formal Verification。
　　    9）、版图布局布线之前,使用PrimeTime工具进行整个设计的静态时序分析。
　　    10）、将时序约束前标注到版图生成工具。
　　    11）、时序驱动的单元布局,时钟树插入和全局布线。
　　    12）、将时钟树插入到DC的原始设计中。
　　    13）、使用  Formality,对综合后网表和插入时钟树网表进行 Formal Verification。
　　    14）、从全局布线后的版图中提取出估算的时间延时信息。
　　    15）、将估算的时间延时信息反标注到Design Compiler或者 Primetime。
　　    16）、在Primetime中进行静态时序分析。
　　    17）、在Design Compiler中进行设计优化。
　　    18）、设计的详细布线。
　　    19）、从详细布线的设计中提取出实际时间延时信息。
　　    20）、将提取出的实际时间延时信息反标注到Design Compiler或者Primetime中。
　　    21）、使用Primetime进行版图后的静态时序分析。
　　    22）、在 Design Compiler中进行设计优化（如果需要）。
　　    23）、进行版图后带时间信息的门级仿真。
　　    24）、 LVS和DRC验证,然后流片。
写原创有奖励！2024面包板原创奖励正在进行中

文章评论（1条评论）

登录后参与讨论

用户42936 2006-11-9 09:13

你可真是辛苦工作的好青年阿，呵呵~
回复
相关推荐阅读
用户59811 2006-11-09 08:48
Latchup现象和预防措施
Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路?? Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双...
用户59811 2006-11-09 08:38
数字电路笔试题库
数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。電路設計可分類為同步電路...
用户59811 2006-11-09 08:27
珠海炬力笔试题目
1．        降低NMOS的开启电压VT的方法，哪种无效？A.        减少衬底的P型掺杂浓度B.        减少氧化层厚度C.        增加源漏极的N型掺杂浓度D.      ...
用户59811 2006-11-07 15:06
0欧姆电阻的作用
大概有以下几个功能：①做为跳线使用。这样既美观，安装也方便。②在数字和模拟等混合电路中，往往要求两个地分开，并且单点连接。我们可以用一个0欧的电阻来连接这两个地，而不是直接连在一起。这样做的好处就是，...
用户59811 2006-11-07 15:05
volatile的用法和测试方法
volatile关键字是一种类型修饰符，用它声明的类型变量表示可以被某些编译器未知的因素更改，比如操作系统、硬件或者其它线程等。遇到这个关键字声明的变量，编译器对访问该变量的代码就不再进行优化，从而可...
用户59811
文章：19 阅读：142158 评论：14 赞：218
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
1
11
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文