原创 问题答复

2007-1-10 22:47 4878 9 10 分类: FPGA/CPLD

to yangss2006:


我的邮箱:fy2kdonews@yahoo.com.cn,欢迎大家发邮件。


init_flag信号是FPGA来产生的吗?


如果是,可以用下面的方式来产生:


always @( posedge clk or posedge rst )


begin


    if ( rst == 1'b1 ) 


    begin   


        init_flag <= 1'b0;


        init_flag_dly <= 1'b0;


    end


    else 


    begin 


        init_flag <= 1'b1;


        init_flag_dly <= init_flag;


    end


end


然后在初始化配置的always block中:


always @( posedge clk or posedge rst )


begin


    if ( rst == 1'b1 )


    begin


        ……


    end


    else  if (( init_flag_dly == 1'b0 )&&( init_flag == 1'b1 ))


    begin


        ……    //进行初始化配置


    end


end


需要注意的是,如果需要init_flag信号不是在复位信号无效后马上有效,这时就需要增加一个计数器来进行延时了。


HPI的接口协议我已经有好多年没有接触了,具体的细节记不清楚了。不过你可以仔细研究一下HPI的时序图,应该不难的。


 


to stephen:


以前做过视频,不过已经是8年前的事了,现在一直在做通讯设备。


行同步是用于指示CRT显示器的每行扫描的起始;


场同步和帧同步的区别我还真不是特别清楚,不过我知道帧同步用于指示每帧图像的起始。


对于不同的分辨率和扫描率,行同步、帧同步的时间间隔是不定的。例如:如果一台CRT显示器的分辨率是1024×768,扫描速率为100帧/秒,那么内部处理电路的工作时钟至少要超过1024×768×100=79MHz,此时行同步信号频率会超过768×100=76.8KHz(还需要加上一些开销,行同步信号频率实际会超过76.8KHz一些),帧同步信号频率为100Hz。


详细的细节,建议你找一个CRT显示器方面的介绍看看。

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1497845 2009-9-15 16:05

请问一下, if(ena & enb) 和 if((ena == 1) && (enb == 1)) 这两个语句使用起来,哪一个综合出来的电路能好一些?还有这两个个语句: if(enable) data <= (ena & datain_low) | (!ena & datain_high); else data <= data; 和 if(enable) begin if(ena) data <= datain_low; else data <= datain_high; end else data <= data;
相关推荐阅读
用户61970 2007-08-14 00:46
有问题大家发邮件给我吧!
现在预计到9月底也没有太多的时间写blog文章了。计划赶不上变化啊,由于需求变更,现在我是指导上板调试一个版本,编码调试一个临时版本,指导设计一个新版本。每个版本的代码行都有35K,彻底晕菜……。具体...
用户61970 2007-06-10 23:13
好久没有上来,给大家先道个谦
现在这个项目实在是累人,进度紧、难度大就不说了,还经常发生需求变动,幸好不是大的变动,不然真的要死人了……终于在本周完成了所有的代码和UT,统计结果吓了一跳,居然总代码行数到了6W多。由于时间太近,U...
用户61970 2007-02-04 22:36
静态时序分析:Tsu、Tco
首先需要注意的是,这里讨论的都是静态时序分析。所谓静态时序分析,就是只针对FPGA内部布线后生成的实际布线结果来计算理论时序,同时采用的模型为理论模型。静态时序分析并不能完全分析和解决实际运行中的所有...
用户61970 2007-01-01 23:32
大家提的一些问题的答复
最近刚忙完一个老逻辑项目的优化工作,把性能提升了一倍。节后马上又要开始一个新项目,难度很大,带宽有10G,6月份就要完工。估计元旦后的空闲时间又不多了,请大家谅解。to riple:时序分析和约束是一...
用户61970 2006-12-11 23:13
希望大家在回复中多提问题
最近2周一直在忙一个逻辑优化工作,总共写了5000多行,外加所有的单元仿真和系统仿真。好累!现在要做系统仿真和上板测试了,估计最近2周晚上也没有空来更新了。另外,请大家在回复中提出自己关心的问题,我可...
我要评论
1
9
关闭 站长推荐上一条 /3 下一条