现在预计到9月底也没有太多的时间写blog文章了。
计划赶不上变化啊,由于需求变更,现在我是指导上板调试一个版本,编码调试一个临时版本,指导设计一个新版本。每个版本的代码行都有35K,彻底晕菜……。
具体实现的功能类似CISCO的netflow,不知道大家知不知道。呵呵,机密内容,具体的就不说了。
有问题的话大家请直接发邮件给我,已经有3个网友给我发邮件请教了。不过我看邮件的频率不高,回复可能不及时,请大家谅解。
10月份估计会有段时间不忙,到时候会专门出一系列文章仔细讲述一下静态时序分析,还会对主流的外部RAM接口的设计和时序分析进行讲解。
用户1327813 2009-6-19 16:26
用户1327813 2009-6-19 16:25
用户14076 2007-12-17 23:49
站长人真是好,我入FPGA这行也有1年多了,总是感觉入的不深 希望能多多交流!以后会常来看,希望这里越搞越好!
用户1459210 2006-11-3 09:30