用户1501359的文章-面包板社区

 

文章

用户1501359 2015-6-15 00:19: 小弟编写的FPGA设计经验总结感悟书籍：FPGA深度解析准备上架销售，北航出版社出版; 全书目录如下，从第九章开始为笔者对FPGA常用模块设计思想的深度阐述和解析，为作者从事逻辑设计之经验感悟与总结，希望大家多多指教目录第 ...; 1734 6 1 7

fpga

用户1501359 2013-1-27 18:56: DSP硬件实现的优化(八)— saturation, rounding的原理和实现; 在数字信号处理系统中，大部分情况下数据都是用定点表示。但是由于DSP经常使用到乘法器，那么两个定点数相乘后的数的位宽将是两个操作数位宽之和。比如 ...; 7184 7 0 7

fpga dsp

用户1501359 2013-1-24 21:26: DSP硬件实现的优化(七)—硬件实现中的定点表示; 用硬件实现DSP基本上是基于定点的算法。什么叫做定点呢？定点的意思就是小数点的位置是确定的，这是跟浮点不同的地方。比如说， ...; 2273 8 0 8

fpga dsp

用户1501359 2013-1-21 22:27: DSP硬件实现的优化(六)—多个M比特有符号数做累加运算时符号位的优化处理方法; 在通信系统中，经常会遇到多个数进行累加的情况。一般情况下，在更好的掌控时序的目标下，我们会选择用基于CSA结构的Wallace tree进行加法树压缩。基本 ...; 2486 8 0 8

fpga dsp

用户1501359 2013-1-19 22:54: DSP硬件实现的优化(五)—输入数据带缺口时反馈环路的优化; 在通信数字信号处理中，经常会遇到带有反馈环路的设计。例如数字时钟恢复或者自适应均衡滤波器。该类设计的基础都是对输入数据进行滤波或者均衡，调相 ...; 1530 6 0 6

fpga dsp

用户1501359 2013-1-14 20:30: FPGA实践笔记(七)—verilog组合逻辑描述用assign或者always@(*)的区别和值得注意之处; verilog描述组合逻辑一般常用的有两种：assign赋值语句和always@(*)语句。两者之间的差别有： 1. 被assign赋值的信号定义为wire型，被alwa ...; 7490 8 3 11

fpga

用户1501359 2013-1-10 21:34: 化繁为简，多个数据运算时debug的技巧; 今天编写逻辑代码实现某个DSP功能的时候，发现数据怎么样都跟MATLAB定点化后的数据比对不上。要看中间运算结果则是太繁杂，因为这段代码功能是实现80 ...; 1235 4 0 4

fpga

用户1501359 2013-1-8 21:59: Jimfan的FPGA实践笔记(一) — FPGA的特点和应用范围; 自从三年前毕业后参加工作，一直从事着FPGA或者和FPGA相关的工作。现在本人就这几年的经验，来谈谈FPGA的应用范围和其特点。 ...; 1624 4 2 6

fpga

用户1501359 2013-1-7 21:15: FPGA实践笔记（六）— FPGA内部SRAM资源; FPGA内部的CLB分为SLICE L和SLICE M，SLICE M与SLICE L大同小异，只是SLICE M里的LUT可以作为RAM来存储而已。说起RAM，不得不提起FPGA内部的 ...; 3036 6 1 7

fpga

用户1501359 2013-1-5 15:23: DSP硬件实现的优化(一)—FPGA中复数乘法器的优化; 在数字信号处理中，特别是在通信信号处理的应用中，经常会遇到复数乘法器。有些朋友可能会感到奇怪，信号都是实信号，哪来的复数呢？其实在通信信号中 ...; 5765 7 0 7

fpga

用户1501359 2013-1-5 15:23: DSP硬件实现的优化(二)—复数乘法中出现共轭时的资源优化方法; 在数字信号处理中，有时候会出现两个复数相乘，而其中一个被乘数为原始输入数的共轭的情况。举个例子：有两个输入信号：x1 = a+b*i， x2 = ...; 2502 6 2 8

fpga dsp

用户1501359 2013-1-5 15:22: DSP硬件实现的优化(四)—快速准确的评估高速超大规模的并行乘加电路组合逻辑资源; 在高速超大规模的并行乘加电路的设计中（FIR或者其他运算形式），经常使用booth编码把各乘法化解成部分积，然后用CSA为基本组成单位来进入Wallace tre ...; 1691 7 0 7

fpga dsp

用户1501359 2013-1-5 15:22: DSP硬件实现的优化(三)—高速大规模FIR或者乘加算法硬件实现的优化思路; 在做信号处理相关项目中，经常会遇到多个数乘加的情况。如下式所示：其实FIR滤波器也基本上是这种表达式。如果信号是串行进来的话，那么 ...; 1831 8 0 8

fpga dsp

用户1501359 2012-12-18 15:32: FPGA实践笔记（二）—FPGA的应用范围; 在比较早的时候，要实现某一特定的逻辑功能，需要用到很多通用的逻辑器件来实现功能。大家可以想象到一个板卡上堆满了一大堆的74LSXX 之类的芯片吗？ ...; 2677 7 1 8

fpga

用户1501359 2012-12-18 15:32: FPGA实践笔记（三）—FPGA与MCU，DSP（如C6000,C5000等）等设计思想的异同; 本篇文章讲述FPGA设计思路与MCU/DSP的异同。前阵子博主繁杂事情较多，故一直没有时间更新博客，言归正传，接下来开始描述：传统的MCU/DSP基 ...; 1931 7 0 7

单片机 fpga

12 / 2 页下一页

关闭站长推荐

上一条

/5

下一条