用户167589的文章-第4页-面包板社区

 

文章

首页 我的博文

用户167589 2008-10-22 10:30: synopsys ic compiler 介绍、安装、调试和设计流程; 一、介绍 synopsys ic compiler (v2005.linux)是基于Galaxy设计平台开发的产品。主要的工具有： LEDA 　　LEDA是可编程的语法和设计规范检查工具，它能够对全芯 ...; 7875 6 0 6

用户167589 2008-10-20 15:27: PS/2驱动，用verilog语言编写，可综合; https://static.assets-stash.eet-china.com/album/old-resources/2008/10/20/9f85a5eb-2cef-42b4-a9cc-e65df4528e16.rar 经过半个多月时间，参 ...; 2661 6 0 6

用户167589 2008-10-18 09:23: AES算法的快速硬件设计与实现; AES算法的快速硬件设计与实现技术分类： EDA工具与服务 | 2008-07-10 电子设计应用 | 北京电子科技学院李雪梅　　信息安全是计算机科学技 ...; 2690 6 1 7

用户167589 2008-10-16 16:57: Verilog三段式状态机描述; FSM将时序部分（状态转移部分）和组合部分（判断状态转移条件和产生输出）分开，写为两个always语句，即为两段式有限状态机。　　将组合部分中的判断状态转移 ...; 2411 7 0 7

用户167589 2008-10-15 17:31: PrimeTime 时序分析流程和方法; PrimeTime是 HDL " class="t_tag"V HDL netlist files (Use the read_vhdl command.) 读入AM2910的顶层设计文件： pt_shell read_db AM2910.db Loading db fi ...; 5604 6 0 6

用户167589 2008-10-15 16:31: Tsu,Tco,Th,Tpd的概念; tsu : setup time, 定义输入数据讯号在 clock edge 多久前就需稳定提供的最大须求;以正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要比 CLK ...; 3795 5 2 7

用户167589 2008-10-15 16:29: 引导语句“//……”在synopsys DC中的用途; 引导语句“//……”在synopsys DC中的用途发表于 2007-10-23 19:54:09 以前一直没弄懂，以为就是个简单的注释完事，原来还可以用来引导综合过程： ...; 2355 7 0 7

用户167589 2008-10-15 14:35: AES加密算法在AVR实现; AES加密算法 2008-03-22 15:59 AES 是美国高级加密标准算法 , 将在未来几十年里代替 DES 在各个领域中得到广泛应用。本文在研究分析 AES ...; 3124 5 0 5

用户167589 2008-10-15 14:32: 高级加密标准（AES）; 密码学中的高级加密标准（Advanced Encryption Standard，AES），又称Rijndael加密法，是美国联邦政府采用的一種區塊加密标准。这个标准用来替代原先的 D ...; 3283 6 0 6

用户167589 2008-10-15 14:27: PCB板的实现过程; PCB板的实现过程大家都知道理做 PCB 板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得 ...; 2513 4 0 4

用户167589 2008-10-13 10:44: 靜態時序分析（Static Timing Analysis）基礎及應用（上）-陈麟旭; 靜態時序分析（ Static Timing Analysis ）基礎及應用（上） ?XML:NAMESPACE PREFIX = O / ◎陳麒旭前言在 ...; 14768 5 0 5

用户167589 2008-9-26 12:46: 电平总结; TTL和CMOS电平 1，TTL电平：输出高电平2.4V,输出低电平0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平： ...; 3352 7 1 8

用户167589 2008-9-26 11:57: VHDL学习; 关键词：设计库和标准程序包 library library_name; use library_name.package_name.all; ? 由于STD_LOGIC数据类型不属于VHDL标准库，所以使用时要予以 ...; 4976 6 0 6

用户167589 2008-9-26 10:53: 学习FPGA绝佳网址!!!; 1. OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi/by_categor ...; 3658 5 5 10

用户167589 2008-9-23 10:23: edk初步使用指南; 昨天说到使用向导建工程中选目标板的步骤. 大厂商的开发板都提供xbd文件，有的还提供lib。xbd文件拷到EDK安装目录下的board中，路径参考board中其他xbd文件路 ...; 6337 4 1 5

1 2 345 / 5 页下一页

关闭站长推荐

上一条

/3

下一条