用户180508的文章-第2页-面包板社区

 

文章

首页 我的博文

用户180508 2010-6-29 17:48: 利用JTAG配置EPCS芯片的方法; 可以不用AS接口，而用JTAG接口配置EPCS器件，具体操作步骤如下： 1.在QuartusII中打开工程，然后编译链接，生成JTAG配置文件.sof； 2.选 ...; 2589 4 0 4

用户180508 2010-6-8 14:29: $monitor任务调用要领; 只要参变量值发生变化，就在过程块结束时，打印列表。一般使用时一个监控任务监视多个参数。任何时刻只能有一个监控任务处于激活状态，下面的例子调用 ...; 2429 4 0 4

用户180508 2010-6-8 10:37: 3分频——不可综合; 思路：第一步：将原始时钟6分频。第二步：将6分频后的时钟相移1/4周期第三步：6分频时钟与相移后时钟异或得到3分频时钟。 module dive_3; re ...; 2074 5 0 5

用户180508 2010-6-8 09:21: $display与$strobe任务函数; 显示任务($display)在执行到该语句时立即执行选通任务($strobe)要推迟到当前时阶结束时进行。可以通过以下的程序的方针结果进一步认识二者的不同。 mod ...; 3060 3 0 3

用户180508 2010-6-7 19:34: function用法; 一个返回值：可以是有符号的，signed，可以是automatic类型，每次调用局部变量单独分配存储空间。一个或多个输入变量，通过input声明，调用,函数作为等号 ...; 1914 4 0 4

用户180508 2010-6-7 18:34: task解惑; 任务：使设计者可以从设计中不同位置执行共同的代码段。任务开始处声明任务的输入输出，声明顺序直接影响调用中的顺序。任务中可以定义局部变量，只 ...; 1558 4 0 4

用户180508 2010-6-7 14:33: 子模块参数修改方法总结; 方法1：defparam xx.xx.参数名 = value;（红色字体的代码）可以多层次设置参数。如在顶层设置顶层中例化模块包含子模块的参数。方法2：模块名 #（.参数1（ ...; 1485 3 0 3

用户180508 2010-6-7 11:12: 两种描述多位端口方式; 看书中发现有两种描述方法，开始以为书印错了，自己试验后，发现了其中的规律。这样定义端口， indata，indata 是最左侧的那位； outdata，indata ...; 2094 4 1 5

用户180508 2010-6-7 09:29: casez 与casex; casez ：出现在条件表达式和任意分支项表达式的值为 z的位都被认为是无关位，不进行比较。 casex：出现在条件表达式和任意分支项表达式的值为 z和x 的位 ...; 3351 4 0 4

用户180508 2010-6-4 10:47: 用户定义原语（UDP）; 时序逻辑UDP,以D型边沿触发器为例建模。 primitive ff(q,clk,d); output q; input clk,d; reg q; initial q = 0; table //clk data q(state) q(next) (01) ...; 3160 2 0 2

用户180508 2010-6-4 10:44: 阻塞赋值与非阻塞赋值完全辨析理解; module block; reg timer_clk; initial begin timer_clk = #5 1; timer_clk = #4 0; time ...; 2586 6 0 6

用户180508 2010-6-3 19:06: $time任务函数测量脉宽; module t; reg clk; time rise_edge,width; initial begin @(posedge clkl) rise_edg ...; 2249 3 0 3

用户180508 2010-6-3 17:10: Verilog 仿真中的延时问题; 延时控制可以不限制为一个常数， #（DELAY/2) #(x+y) #(4'b1110) 赋值延迟 + 网线延时 = 总延时 module m0(in1,in2,out1 ...; 2824 5 0 5

用户180508 2010-3-18 11:05: Modelsim注册表出问题解决办法; 断电之后，启动时会报错...重装也没办法...这是为什么呢？如何处理？ invalid command name"xxxx" while executing "LibraryGetMappings $new_ini" (procedure ...; 5546 3 0 3

用户180508 2010-3-9 16:53: Testbench编写技巧; 测试平台是个没有输入输出端口的模块。仿真在一个模块设计中是很关键的步骤，而testbench是仿真的很好工具。与待测模块接口 ?xml:namespace prefix ...; 3460 4 1 5

123 4 5 / 5 页下一页

关闭站长推荐

上一条

/2

下一条