-
用户88775
2008-12-14 04:54
-
Verilog语法
-
1. Testbench 中时钟和数据比特流的简单设计方法 always clock = ~clock; always @(posedge clock) begin d ...
-
-
用户88775
2008-12-14 04:52
-
关于verilog综合
-
关于verilog综合 是看一份资料小结的,图传不上来,以后能有个人空间了再传吧,(北航夏宇闻的书不错)。 一:基本 Verilog中的变量有线 ...
-
-
用户88775
2008-12-10 15:29
-
玩好单片机需经历的几个阶段
-
玩好单片机需经历的几个阶段 点击: 104 评论 0 2008-09-21 14:25 发布者: 不倒翁 第一个阶段—— ...
-
-
用户88775
2008-9-9 06:09
-
去耦电容和旁路电容的区别(转)
-
旁路电容不是理论概念,而是一个经常使用的实用方法,在 50 -- 60 年代,这个词也就有它特有的含义,现在已不多用。电子管或者晶体管是需要偏置的,就是决定 ...
-
-
用户88775
2007-7-22 04:00
-
上夜市
-
我今天来上夜市了。这一周我都在上网。每天都上5个小时。
-
-
用户88775
2007-7-3 23:02
-
今天开博了!
-
我终于找到了一个网站,是我们专业的网站,以后就方便多了。哈哈,太好了。追求理想的梦!
-
关闭
站长推荐
/3