资料
  • 资料
  • 专题
基于CPLD的数字钟设计
推荐星级:
时间:2019-06-27
大小:1.69MB
阅读数:238
上传用户:xld0932
查看他发布的资源
下载次数
0
所需E币
1
ebi
新用户注册即送 300 E币
更多E币赚取方法,请查看
close
资料介绍
简述了一种基于CPLD 的数字钟设计方案,文中所设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。通过使用EDA 软件MAX+plusⅡ设计数字钟系统,阐述了自上向下和层次化设计方法及电路微型化的可行性。利用VHDL 硬件描述语言结合CPLD 可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果,进一步说明CPLD 器件值得在电路研究、设计中推广。
版权说明:本资料由用户提供并上传,仅用于学习交流;若内容存在侵权,请进行举报,或 联系我们 删除。
PARTNER CONTENT
相关评论 (下载后评价送E币 我要评论)
没有更多评论了
  • 可能感兴趣
  • 关注本资料的网友还下载了
  • 技术白皮书